第4章 横モード間光双安定原理の活用による光メモリ素子の動作実証
4.2 小型化と広ヒステリシス幅の実証
4.2.3 結果の考察
87
88
(2) 相互利得抑制領域割合を大きくしても、素子の低閾電流値にほぼ影響を与 えない。低閾電流値は素子のキャビティ損失に依存し、キャビティ長と可飽和 吸収領域長が一定の場合、ほぼ一定である。
(3) 相互利得抑制領域割合を大きくすることで、素子の高閾電流値は高くなる。
素子の高閾電流の増加により、素子のヒステリシス幅が広くなる。
(4) 相互利得抑制領域割合を調整することで、素子のヒステリシス幅をコント ロールすることが可能である。
これより、2章で説明した相互利得抑制領域とヒステリシス幅の関係を実験で 実証した。通常の双安定レーザーにおいてはこのような相互利得抑制領域割合 の増加による素子の広ヒステリシス幅の実現は不可能であるが、横モード間光 双安定動作原理を用いることで簡単に実現できた。今後、この原理を用いて、
アクティブMMI横モード間双安定レーザーの更なる小型化と低閾値電流と共に 広いヒステリシス幅の実現が期待できる。
4.3 4bit集積素子の同一低動作電流の実証[15]
光ルータ用の光RAMメモリ素子は、将来高レベルの集積が想定され、実用性 を考えると、全集積素子の同一動作条件の設定が求められる。アクティブ MMI 横モード間双安定レーザーのヒステリシス幅は素子の動作電流設定可能な範囲 であり、広いほど集積の際に全集積素子が同一動作電流での動作の可能性が高 くなる。4.2 では、アクティブ MMI 横モード間双安定レーザーを小型化設計と ともにモード間の相互利得抑制領域割合を大きくする設計手法について説明し
89
た。この手法を用いて、アクティブMMI横モード双安定レーザーの小型化を実 現し、低い閾電流値 58mA と極端に広いヒステリシス幅 32mA を実証し、メモ リ素子としての優れたメモリ動作特性を実証した。素子の集積化の際、もしこ の手法を活用すれば、小型化ながら個々の集積素子の広いヒステリシス幅が実 現できるので、全集積素子の同一動作電流の設定範囲が確保できると考えられ る。そこで、素子を小型化しながら広ヒステリシス幅が確保できる設計手法を 用いて、4bit集積素子を試作して、その動作特性について評価した。
4.3.1 4bit集積素子の設計試作
図4.6(a)に試作した4bit集積素子の単一素子の構造を示す。素子全長を355µm
で、入力ポートの幅を2.7µm、MMI領域幅を7.4µm、MMI領域長を123µm、入 力ポートの長さを116µm、出力ポートの長さを116µmとして設計した。可飽和 吸収領域は50µmとし、広いヒステリシス幅を確保するために、二つの光モード 間の相互利得抑制領域の割合を 65%とした。試作素子は、閉じ込めが強い
InGaAsP/InP-MQW活性層(波長1.55µm、7層量子井戸)を用い、導波路構造はリッ
ジ型導波路とした。図4.6(b)に4bit集積素子の構造図を示す。集積素子の間素子 と素子の間の間隔は300µmにして、全集積素子のサイズは355×1200µm2である。
素子の製作プロセス工程は特に複雑な工程ではなく、通常の半導体レーザー のプロセス工程と同じである。ウェハの結晶成長には MOVPE(有機金属気相成 長法)を用いて層構造を形成した。その後、i 線ステッパを用いて導波路構造パ ターニング用マスクを形成し、そののち RIE 法によってリッジ導波路構造を形
90
(b)
1200μm
355μm
図4.6 4bit 集積素子の構造図。(a) 単一素子の構造説明図。(b)4bit集積素子 の構造図。(c) 4bit集積素子の上面写真。4 bit集積素子は355×1200µm2 のサイズの一つのチップに集積されている。
相互利得抑制領域65%
(a)
(c) 355µm
116µm
可飽和吸収領域 50µm 123µm
116µm
7.4µm 2.7μm
355μm
1200μm
成した。図 4.6(c)に試作した 4bit 集積素子の上面写真を示す。4bit 集積素子は
355×1200µm2のサイズの一つのチップに集積されている。
4.3.2 4bit集積素子の同一低動作電流の実験実証
試作した集積素子を、AlN 材のヒートシングに熔着した後、特注した 4bit ス テムに熔着してから素子の動作特性について評価した。まず 4bit 集積素子の電 流ー光出力特性について調べた。図4.7にその結果を示す。各集積素子に0から
91
図 4.7 4bit 集積素子の電流ー光出力特性。Bit#1 は 47~61mA、Bit#2 は 50~59mA、Bit#3は52~63mA 、Bit#4は、48~60mAのヒステリシ ス幅が確認された。4bit集積素子は8mAの共同動作電流範囲を持 つ。
CW@25oC
Bit#1 5
-5 -15 -25 -35
Output power [dBm]
Bit#2
Output power [dBm] 5 -5 -15 -25 -35
0 20 40 60 80 Injection current [mA]
0 20 40 60 80 Injection current [mA]
0 20 40 60 80 Injection current [mA]
Bit#3 Bit#4
0th mode 1st mode
0 20 40 60 80 Injection current [mA]
80mA の電流を注入した後、続いて 80mA から 0mA の電流を注入してから、0 次モード光と 1 次モード光の出力をそれぞれ測定した。その結果、素子#1 は 47~61mA、素子#2は 50~59mA、素子#3 は52~63mA 、素子#4 は、48~60mAの ヒステリシス幅が確認された。四つの集積素子は共通のヒステリシス 50~59mA を持ち、8mA という共同動作電流範囲を持つ。これより個別に動作電流設定す る必要がないことが確認できた。素子の閾値電流も 50mA 程度となっており、
92
これは素子の活性層の低減によるものだと考えられる。一方、二つのモード間 の相互利得抑制領域の割合を 65%にした結果、素子は比較的に広いヒステリシ ス幅を得られて、全集積素子の同一動作電流の設定が可能となった。
続いて、我々は4bit集積素子の動的メモリ特性を評価した。図4.8にその結果 を示す。一番上のパルス信号は素子の出力信号で、真中はパルス電流源の信号 で、一番下のパルス信号はパルス光入射信号である。全集積素子に同一動作電 流55mAを設定し、パルス幅が20nsで、繰り返し周期20μsの入射光パルス信号
(λ=1.56μm)を入射して、素子のメモリ動作を検証した。入射光パルス信号はパル
ス電流より750nsの遅延時間を設定した。全集積素子は入射光パルス信号によっ て ONになり、メモリ ONになるのに必要な最低エネルギーが 50fJであった。
そして、全集積素子において1.5nsの立ち上がり時間と、1250nsのメモリ維持時 間が確認された。すべての集積素子は同一動作条件の設定でメモリ動作を行い、
これより、アクティブMMI横モード間双安定レーザーの集積素子は個別に動作 条件の設定する必要がないことを実証した。
これらの結果から、小型化しながら広ヒステリシス幅を確保する設計手法を 活用すれば、アクティブMMI横モード間双安定レーザーを用いた光RAMメモ リ素子が、個々の素子が十分に広いヒステリシス幅が確保できるため、高集積 化の際にも全集積素子の同一動作条件でのメモリ動作を実現できると考えられ る。我々は、近い将来アクティブMMI横モード間双安定レーザー型光RAMメ モリ素子が光ルータ用の光 RAM メモリ素子として実用化されることを期待す る。
93
図 4.8 4bit 集積素子の動的メモリ特性の測定結果。全集積素子の同一動
作条件の設定でメモリ動作を実証した。全集積素子から 1.5ns の 立ち上がり時間、1250nsのメモリ維持時間という優れたメモリ動 作特性を実証した。
0 10 20 30 40 50 60 Time [ns]
Rise time ~1.5ns 0 10 20 30 40 50 60
Time [ns]
0 10 20 30 Time [μs]
O/p signal [a.u.]Gate voltage [a .u.]Optical pulse [a .u.]
0 10 20 30 Time [μs]
0 10 20 30 Time [μs]
O/p signal [a.u.]Gate voltage [a .u.]Optical pulse [a .u.]O/p signal [a .u.]
0 10 20 30 40 50 60 Time [ns]
O/p signal [a .u.]
0 10 20 30 40 50 60 Time [ns]
0 10 20 30 Time [μs]
Bit#1 Bit#2
Bit#3 Bit#4
Rise time ~1.5ns
94