アナログ回路による寄生容量キャンセル法（容量バランス回路）

従ってIc=I3 となる条件は次のように導出できる.

r2

r1

= CcR2−C1R1

R1(Cc+C1).

この条件が成り立つようにr1,r2 の比を調整することで寄生容量C1の影響をキャンセルする. しかしながらC1の 正確な値は未知の場合が多く,また温度や経時変化による変動のため一定ではない. それゆえここでのアナログ的な 手法だけでは完全なキャンセルは難かしい.

4.6.1 ブリッジ回路での容量バランス法の伝達関数の導出 (1 ゲージ法)

図4.11においてブリッジの出力電圧V_outを求める. ここでα= _γ^γ2

1+γ2 とおく.

Vout = VD−VB (4.25)

VB = R2+jωR1R2(C1+αCC)

R₁+R₂+jωR₁R₂(C₁+C_C)・Vin (4.26)

V_D = R₃

R3+R4

・Vin. (4.27)

入力周波数ωに対して,伝達関数H(jω)(=Vout/Vin)の実数部と虚数部はそれぞれ以下のように計算出来る.

Re{H(jω)} = (R1R3−R2R4)(R1+R2)

(R3+R4){(R1+R2)²+ω²R²₁R²₂(C1+CC)²} + ω²R²₁R₂²(C1+CC){R3CC(1−α)−R4(C1+αCC)}

(R₃+R₄){(R₁+R₂)²+ω²R²₁R²₂(C₁+C_C)²} (4.28) Im{H(jω)} = ωR1R2{−R1(C1+αCC) +R2CC(1−α)}

(R1+R2)²+ω²R²₁R²₂(C1+CC)² . (4.29) ここで,^γ_γ²₁ = ^C_R^CR2−C1R1

1(CC+C1),つまりα=^C_C^CR2−C1R1

C(R1+R2) の時,上の式に代入して,計算すると Re{H(jω)} = R₁R₃−R₂R₄

(R1+R2)(R3+R4) (4.30)

Im{H(jω)} = 0 (4.31)

となる. この結果は4つの抵抗のみで構成した場合のブリッジ出力電圧式と一致する. また,この式はC1̸=CCの時 も成立する.

しかし,実際にはR1（その他のRも同様）の影響を受けるだけでなく,C1も温度などで影響を受け変動してしま う. その結果,実数項にC₁の影響により,見掛け上のひずみが発生してしまう.本来の目的はこの見かけ上のひずみ をゼロにすることである. しかし現状は見かけ上のひずみを完全にゼロにすることは出来ず,

容量バランスを取る.＝「９０度相の検波出力をゼロにする.」

となっている. すなわち,抵抗（R2)に流れる電流が位相ずれを起こしており,すでに実数項にC₁の影響が含まれて いるので,虚数項をゼロにしただけでは取り除くことはできない.

4.6.2 ブリッジ回路での容量バランス法の伝達関数の導出 (2 ゲージ法)

Ic

I

¹

I

2

V

B

R

4

R

³

V

D

V

ⁱⁿ

I

³

R

2

R

1

C

^C

V

^M

r

1

r

²

‑ +

V

^A

V

C

Zc C

¹

Z1

C

2

Z2

図 4.12: ブリッジ回路での容量バランス法.

次に,図4.12においてブリッジの出力電圧V_outを求める. ここでα= _γ^γ2

1+γ₂ とおく.

簡略化のために以下のようにおく.

Z1 = R1

1 +jωR₁C₁ (4.32)

Z₂ = R₂

1 +jωR2C2

(4.33)

Z_c = 1

jωCc

(4.34) この時のブリッジの出力電圧Voutは以下のようになる.

Vout = VD−VB (4.35)

VB = Z2(Zc+αZ1) Z1Z2+Z2Zc+ZcZ1

・Vin (4.36)

VD = R3

R3+R4

・Vin. (4.37)

V_out = (

R₃ R3+R4

− Z₂(Z_c+αZ₁) Z1Z2+Z2Zc+ZcZ1

)

・Vin. (4.38)

式(4.38)に式(4.32),(4.33),(4.34)を代入すると,入力周波数ωに対して,伝達関数H(jω)の実数部と虚数部はそれ ぞれ以下のように計算出来る.

Re{H(jω)} = (R1+R2)(R1R3−R2R4)

(R₃+R₄){(R₁+R₂)²+ω²R²₁R₂²(C₁+C₂+C_c)²}

+ ωR²₁R²₂(C₁+C₂+C_c){R₃(C₁+C₂+C_c)−(R₃+R₄)(C₁+αC_c)}

(R3+R4){(R1+R2)²+ω²R²₁R²₂(C1+C2+Cc)²} (4.39) Im{H(jω)} = ωR1R2{R2(C1+C2+Cc)−(R1+R2)(C1+αCc)}

(R₁+R₂)²+ω²R²₁R²₂(C₁+C₂+C_c)² (4.40) ここで,^γ_γ²

1 = ^R_R^{2(C2+Cc)−R1C1}

1(C₁+C_c)−R₂C₂,つまりα=^R2(C_C^2+Cc)−C1R1

C(R₁+R₂) の時,上の式に代入して,計算すると Re{H(jω)} = R₁R₃−R₂R₄

(R1+R2)(R3+R4) (4.41)

Im{H(jω)} = 0 (4.42)

この結果は,4つの抵抗のみで構成した場合のブリッジ出力電圧式と一致する.

また,式(4.39),(4.40)にC2= 0を代入すると,図4.11の回路で計算した式(4.28),(4.29)と一致する.

1ゲージの場合と同様にして,この条件が成り立つようにr₁, r₂の比を調整することで寄生容量C₁, C₂の影響をキャ ンセルする.

しかし,実際にはR1（その他のRも同様）の影響を受けるだけでなく, C1, C2も温度などで影響を受け変動して しまう. その結果,実数項にC₁, C₂の影響により,見掛け上のひずみが発生してしまう.本来の目的はこの見かけ上の ひずみをゼロにすることである. しかし現状は見かけ上のひずみを完全にゼロにすることは出来ず,

容量バランスを取る.＝「９０度相の検波出力をゼロにする.」

となっている. すなわち,抵抗（R2)に流れる電流が位相ずれを起こしており,すでに実数項にC1の影響が含まれて いるので,虚数項をゼロにしただけでは取り除くことはできない.

ドキュメント内 ＭＥＭＳ技術を用いたアナログ集積回路の研究 (ページ 124-128)