第 6 章 確率的フラッシュ AD 変換器に適した比較器と参照電圧発生回路の設計 101
6.6 DEM 用の参照電圧発生器
フセット電流を超えられない比較器が存在することを意味している．つまり，消費電力を削減 する目的で電流を絞った結果，バラツキの大きさによっては超えられないオフセット電圧が発 生していることが原因であり，設計が不適切であった結果である*1．したがって，回路的な問 題ではない．
図5.2のヒストグラムは正規分布風の形を示しているが，より裾野が広い分布になっている ことが同図からわかる．これは両端の反応しない150個の比較器が影響している可能性があ る．シミュレーション結果から推定したオフセット電圧分布の標準偏差は σtotal = 63 mVと なった．
6.5.4 オフセット電圧分布の CDF 線形化
得られたオフセット電圧分布が正規分布に従うと仮定すると，各比較器組に 1.5σtotal =
94.5 mVの等間隔参照電圧を与えることによって，線形化手法にしたがってCDFを線形化で
きる．しかし，前の解析結果より線形入力範囲は580 mVであり，8組の比較器で線形化を行 うので参照電圧の間隔を72.5 mV（ = 580 mV/8）以下に設定しなければ利得が平坦な範囲内 に収まらない．したがって，8 つの組には，72.5 mVのオフセット電圧を供給して線形化を 行う．
線形化された累積分布は，図6.9に示す．これは入出力特性そのものであり，線形化がうま くできているように見える．このCDFを微分して得られたPDFは図6.10に示す．これは入 力範囲の約1.0∼ 1.5 V以内でほとんど平坦に見えるが，8組分のリプルがその上部に見える．
CDFからは，ほとんどわからなかったが実際にはリプルがある特性になっている．これは分 布が正規分布よりも細いことが原因であると考えられるため，基準電圧の間隔を少し狭めるこ とで，より平坦な分布を得ることができると推測される．
0.9 1 1.1 1.2 1.3 1.4 1.5 0
200 400 600 800 1000
Input Voltage [V]
Number of Flipped Co mparators
Vref=1.2 V
図6.7 1,024個の比較器のCDF.
0.9 1 1.1 1.2 1.3 1.4 1.5
0 20 40 60 80 100
Input Voltage [V]
Number of Flipped Comparators
σtotal=63 mV
Normal distribution Simulated distribution
図6.8 CDFから推定した1,024個の比較器のヒストグラム
0.8 1 1.2 1.4 1.6 1.8 100
200 300 400 500 600 700
Input voltage [V]
Number of flipped comparators
Vref = 1.26 V
図6.9 8組の比較器グループを用いたCDFの線形化結果
0.8 1 1.2 1.4 1.6 1.8
0 5 10 15 20 25
Input voltage [V]
Frequency
#1 #2 #3 #4 #5 #6 #7 #8
Linearized PDF
図6.10 線形化したCDFから計算したPDF
ある[86]．またSallらはEldoによるシミュレーションを行い，理論的に動作することを示し ている[87]．しかし，彼らはシミュレーションを通じて基本的なアイデアを立証しただけで，
非常に高速なDEMを実現するための具体的な方法までは検討していない．そこで，ここでは
最大 1 GHzまで動作する非常に高速なDEM参照電圧発生器の実装を検討し，その実現方法
を述べる．参照電圧発生器は，ランダムシフト法，循環シフト法，DA変換器による方法の3 種類を設計・比較した．それぞれに動作速度や実現容易性などの特徴があるが，結果として本 研究の用途では消費電力の観点からバレルシフト法が適していることがわかった[88]．以下で 検討結果を述べる．
6.6.2 完全ランダムシャッフリング
完全ランダムシャッフリングは最も基本的な平均化方法である．図6.11 は完全ランダム シャフリングの参照電圧発生器構造を示している．等間隔の基準電圧は抵抗ストリングによっ て生成され，スイッチングによって各比較器 グループに分配される．
図6.11 は基本的なスイッチング回路の構成を示している．入力に接続されている抵抗スト リングからの M 個の参照電圧が出力され，M 個の比較器グループは，ランダムスイッチブ ロックの各出力に接続されている（図6.11は M = 8の場合を示している）． ランダムスイッ チングブロックは M : M の対応を持つ完全スイッチングネットワークであり，DEM制御ブ ロックは内部のスイッチを制御して，完全ランダム，または予め決められたパターンなどの方 法で各比較器グループの接続を制御する．
しかし，このランダムスイッチングネットワークは，MOSアナログスイッチに関連する時 定数の影響によって，スイッチング速度が制限される．したがって，高速動作を実現するため には，オン抵抗か負荷容量またはその両方を低減することが必要である．この条件を満たすた めには，より大きなスイッチまたはより小さな比較器が必要となる．
一般に比較器はAD変換器の要求される仕様に対して最適化されているため，そのサイズ を任意に変更することは容易ではない．特に，確率的フラッシュ AD変換器の場合は，オフ セット電圧を大きくする目的で最小寸法のトランジスタを使用するから，既に負荷容量は最小 になっている．したがって，DEM参照電圧発生器の時定数はほとんどスイッチの大きさに依 存する．
しかし，スイッチ自身もオン抵抗を小さくするために大きな寸法のトランジスタを使用する と，面積が増加するため寄生容量が増える．したがって，実質的な最高動作速度は，使用する プロセス技術で実現できるスイッチの最小時定数で決まり，スイッチにつく負荷容量に依存し て動作速度が制限されることになる．我々が設計検討している0.18µmプロセスでは最速でも
時定数が数十ps程度である．したがって，セトリング時間を考慮すると5倍程度の時間が必 要だからスイッチが1段で実現できるとしても，数GHz程度の動作が限界である．
DEM controller
INPUT OUTPUT
#1
#2
#3
#4
#5
#6
#7
#8
#1
#2
#3
#4
#5
#6
#7
#8
Comp. Gr. #1
Comp. Gr. #8
Switching Matrix
Vref +
Vref –
≡
Cp Cp
Vin
図6.11 スイッチングマトリクスを用いたランダムシャッフリング回路(8×8)構造は図 5.4と同様である.
6.6.3 バレルシフト
図6.12 は著者らが提案したバレルシフト参照電圧発生器の構造を示している．円形の抵抗 ストリングがあり，各抵抗の間のノードには比較器 グループとスイッチが図のように交互に接 続されている．抵抗ストリングに供給する外部の基準電圧源は，正と負の2つに分割し抵抗ス トリングの対極のノード（対蹠点:antipodal node）に接続されている．このようにすることで，
正電源から負電源側へ右回りのストリングと左回りのストリングに2つの同じ電位になるノー
ドができる．つまり，電圧レベルとしては8値であるが，ノード数が倍になる．したがって，
同じノードに接続される比較器数は半分にできるから，負荷容量が半分にできるため各ノード における時定数を半分にすることができ，より高速化が期待できる．
DEM動作は，サンプリング毎にVref+ とVref− が接続されている位置を動的にシフトするこ とにより，固定パターンオフセット電圧をランダムパターンノイズに変換することで実現され る．しかし，シフトするパターンが固定であれば，結局周期的に入力信号を変調するのと変わ らないので，確率的フラッシュAD変換器の出力に偽のトーンが生じる．これを避けるには，
サンプリングごとにランダムにシフト量を変更することが必要である．
完全ランダムシャッフリング法と比較して，抵抗ラダーと比較器の間にスイッチのオン抵抗 と寄生容量が存在しないため，抵抗ストリングに関連する時定数値はより小さくできる．した がって，バレルシフトの動作速度は，完全ランダムシャフリングよりも約2倍速くなる．
ただし，スイッチのオン抵抗は抵抗ストリングと直列に接続されているため，オン抵抗が変 動すると入力範囲が変化する．したがって，オン抵抗のバラツキに対して対策をして，参照電 圧発生器を設計する必要があるが，確率的フラッシュAD変換器の精度は参照電圧の間隔の変 動に対して感度が低いので，この問題は精度に対して深刻な影響は与えない[55, 56, 89]．
6.6.4 DA 変換器を利用する参照電圧発生器
比較器の各グループにDA変換器が接続されている場合，DEMコントローラからの制御に よって，ランダムシャッフル，バレルシフト，など非常に自由度の高いDEMを実現できる．
しかし，各 DA変換器のマッチングが悪いと，DA変換器を使用して実現される確率的フ ラッシュ AD変換器の線形性に影響する．すなわち，各DA変換器のバラツキによって，参 照電圧の間隔が不均等になるため線形性が劣化することが懸念される．しかし，前節でも述べ たように，確率的フラッシュAD変換器の基準電圧が ±10 %変動しても，SNDRは約1 dB だけ劣化するに留まるので，DA変換器のマッチングも深刻な問題ではない．さらに加えて言 えば，DEMは各DA変換器のミスマッチにも同時に作用するので参照電圧発生器の線形性は DEMによって同時に改善される．したがって，スプリアス成分はホワイトノイズに変換され るから，ホワイトノイズが入力に追加されたのと同様に取り扱うことができ，わずかにSNDR が劣化する程度の影響に留まる．