第 7 章 結言 141
7.2 結び
最後に本研究の工学的な意義を考えてみたい．本研究の成果は確率的AD変換器がこれまで デジタルドメインとアナログドメイン間のインターフェースであるAD変換器が本質的に抱え る技術的限界を突破する方法であることを示したことである．これによりもたらされる工学的 インパクトは，低消費電力化と小型化があげられる．
AD変換器に期待される役割は，アナログドメインとデジタルドメインの橋渡しであるが，
特に確率的フラッシュAD変換器が有効な領域は，無線通信やセンシング技術であろう．例え ば，携帯電話の次世代規格である5Gで要求される帯域幅はおよそ1 GHz程度と言われてい る．本研究で提案した500 MS/s 5ビット，消費電力400 mWのADCがスケーリング則に完 全に追従可能であると仮定して，文献[11]で示されている4 nmのプロセスで確率的フラッ シュAD変換器を作成した場合を考えると，スケーリング比は約45倍となる．その条件で確 率的フラッシュAD変換器を1 GS/s 5ビットで設計したと仮定すると，消費電力は約200µW となりの1回のAD変換に対する消費電力の効率であるFoM（Figure of Merit)は6.25 fJ/conv.
と計算され現在提案されている高速AD変換器の中でも最高となる[99]．
以上のように，デバイスのさらなる低消費電力化や小型化が期待できるから，背景で述べた 無線通信やIoT向けの応用における技術的要求を解決する方法の一つとなり得るだろう．
加えて，確率型のAD変換器はアナログ回路でありながら，スケーリング則に対応したこと
で，これまでなし得なかった速度や消費電力でのAD変換器を実現できる可能性があることか ら，無線通信以外にも，高速動作や低消費電力化が要求されている社会インフラへの貢献もあ るだろう．例えば，高速性を有効利用することで社会インフラとして機能している光通信との シナジーが期待できる．
また，世界半導体市場統計(WSTS) [100]の発表によれば，半導体の市場規模予測は2017 年に約3778億ドルで光関連は市場規模335億ドルで前年比4.7%，センサーは123億ドルで
前年比 12.6%の成長を見込まれている産業であり，これは先ほど述べた社会インフラやIoT
に関する需要から見込まれている数字であると想像され，本研究の成果はこのような分野への 貢献が期待される．
さらに同発表によれば，アナログ回路自体は産業全体の514億ドル相当に達する見込みであ り．前年比で7.5%以上の成長が見込まれており今後も成長が続く産業であると推測されてい る．今後の工学技術及びアナログ回路設計の技術の発展によって社会がますます豊かになるこ とと，また本研究がその一助になることを願い，結びとする．
謝辞
本研究を行うにあたり，北見工業大学大学院工学研究科生産基盤工学専攻集積システム研究 室 谷本洋教授には学部4年次から指導教員として，研究の遂行にあたりその心構えや回路の いろはなど，6年に渡りほぼ毎日ご指導ご助言いただいきました．陰に陽に支えていただいた ことに対し，深く感謝いたします．日々の教えをもとに研究者として努力し，半導体オリン ピックに出場できるよう邁進する所存です．
また同研究室 吉澤真吾准教授にも同じく学部4年時から6年間副指導教員として，研究へ のご指導ご助言や，研究環境の整備などしていただきました．その他，研究室行事の主催など ワークライフバランスにもご配慮くださり，素晴らしい環境で6年間の研究生活を送らせてい ただいたことに感謝いたします．
また同じく副指導教員として，ご専門の立場から貴重なご意見を賜りました同専攻の鈴木正 清教授，榮坂俊雄教授に感謝いたします．
本論文に対して副査としてご懇篤なご意見を賜りました，同専攻 黒河賢二教授，武山眞弓准 教授に感謝いたします．
さらに，学会活動を通じて本研究に対する貴重なご意見・ご教示を賜った，堀田正生先生
（東京都市大学），安田彰先生（法政大学），松岡俊匡先生（大阪大学）に感謝いたします．
本研究と同じテーマを研究対象として選択し，確率的フラッシュAD変換器研究の発展と 布教に協力いただいた北見工業大学集積システム研究室の竹端久登氏（現在，アイコム株式会 社），M1麦倉誠一氏に感謝いたします．
また，日頃より研究内容について議論やご指摘をいただいた集積システム研究室学生の皆 様，卒業された同研究室の諸先輩・後輩方，電気機械研究室小岩健太氏にも感謝いたします．
また，著者を今日まで支えてくださいました全ての方々に感謝いたします．
本研究の一部はJSPS科研費(15K06048)の支援を受けたものである．また，東京大学大規 模集積システム設計教育研究センターを通し ，日本ケイデンス株式会社，シノプシス株式会 社，メンター株式会社の協力で行われたものである．また，本チップ試作は東京大学大規模集
積システム設計教育研究センターを通し ローム(株)および凸版印刷(株)の協力で行われたも のである．ここに記して謝意を表します．
最後に，博士課程に進学する機会を与えてくださった両親に深く感謝いたします．
参考文献
[1] K. Okada, “Millimeter-wave CMOS Transceiver for 60-GHz Wi-Fi, 5G Cellular and Fu-ture,” 2016 International Conference on Analog VLSI Circuits (AVIC2016),Cambridge, U.S.A., Aug. 2016.
[2] N. Chujo, T. Yazaki, T. Takai, T. Norimatsu, Y. Matsuoka, and T. Takemoto, “Intercon-nect Technologies for High-Bandwidth ICT Systems,” 2016 International Conference on Analog VLSI Circuits (AVIC2016), Cambridge, U.S.A., Aug. 2016.
[3] T. Watanabe, H. Ishihara, and T. Ito, “Sensor/RF digitization for IoT-applications using all-digital-very-scalable-ADC TAD,” 2017 MIXDES - 24th International Conference Mixed Design of Integrated Circuits and Systems, Bydgoszcz, Poland., June 2017.
[4] 飯島拓也，賀川 武，深井 亘，“インフラシステムのCPS/IoTを担うセンサー機器，” 東芝レビュー，vol.72，no.5，pp.46–49，2017年．
[5] S. Keese, “よりスマートに，クリーンに，安全に–大局的見地から自動運転/コネクテッド モビリティが私たちの生活に 与える影響，”日立評論，vol.99，no.5，pp.6–13，2017年．
[6] 佐田紀文，野田雅明，大石 傑，“IoTソリューション向け電池レス無線スイッチ，”パナ ソニック技報，vol.63，no.2，pp.46–51，2017年．
[7] A. Al, R.M.B. Ibne, J. Jubayer, A. Mohd, and M.A. Mohd, “Design of a low-power flash analog-to-digital converter chip for temperature sensors in 0.18 µm CMOS process,” Acta Scientiarum Technology, vol.37, pp.33–40, 01 2015.
[8] 総務省，“平成29年版情報通信白書,” 2017年．
[9] R.H. Dennard, F.H. Gaensslen, H. nien Yu nadV. Leo Rideout, E. Bassous, and A.R.
Leblanc, “Design of Ion-Implanted MOSFET’S with Very Small Physical Dimensions,”
IEEE Journal of Solid-State Circuits, vol.SC-9, no.5, pp.256–268, Oct. 1974.
[10] R.H. Dennard, F.H. Gaensslen, V.L. Rideout, E. Bassous, and A.R. LeBlanc, “Design of ion-implanted MOSFET’s with very small physical dimensions,” IEEE Journal of
Solid-State Circuits, vol.9, no.5, pp.256–268, Oct. 1974.
[11] “Samsung Set to Lead the Future of Foundry with Comprehensive Process Roadmap Down to 4nm,” https://news.samsung.com/global/samsung-set-to-lead-the-future-of-foundry-with-comprehensive-process-roadmap-down-to-4nm.
[12] E.A. Vittoz, “Future of analog in the VLSI environment,” 1990 IEEE International Sympo-sium on Circuits and Systems(ISCAS), New Orleans, U.S.A., May 1990.
[13] P.R. Gray，R.G. Meyer著，永田穣訳，超LSIのためのアナログ集積回路設計技術〈上〉，
培風館，12月1990．
[14] P.R. Gray，R.G. Meyer著，永田穣訳，超LSIのためのアナログ集積回路設計技術〈下〉，
培風館，12月1990．
[15] B.Razavi著，黒田忠広訳，アナログCMOS集積回路の設計 基礎編，丸善，3月2003． [16] 藤井信生，関根慶太郎，高木茂孝，兵庫 明，電子回路ハンドブック，朝倉書店，7月
2006．
[17] 小林春夫，“ADCディジタル誤差補正技術の統一理論の一考察，”電気学会研究会資料, ECT-011-037，vol.2011，no.35，pp.11–16，2011年5月．
[18] 松浦達治，“デジタルアシストA/D変換器の技術動向,”信学技報CAS, vol. 111, no. 377, CAS2011-104, pp. 103-108, 2012年1月．
[19] 安田 彰，和保孝夫，ΔΣ型アナログ/デジタル変換器入門，丸善，7月2007．
[20] S. Rapuano, P. Daponte, E. Balestrieri, L. De Vito, S.J. Tilden, S. Max, and J. Blair, “ADC parameters and characteristics,” IEEE Instrumentation & Measurement Magazine, vol.8, no.5, pp.44–54, Aug. 2005.
[21] 松澤 昭，応用電子回路工学(電気学会大学講座),第2章，電気学会，2014．
[22] M.P.Flynn, C. Donovan, and L. Sattler, “Digital calibration incorporating redundancy of flash ADCs,” IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol.50, no.5, pp.205–213, May 2003.
[23] M.O. Shaker, S. Gosh, and M.A. Bayoumi, “A 1-GS/s 6-bit flash ADC in 90 nm CMOS,”
52nd IEEE International Midwest Symposium on Circuits and Systems, Cancun, Mexico, Aug. 2009.
[24] 松澤 昭，アナログRF CMOS集積回路設計 基礎編，培風館，2010．
[25] B. Razavi, Principles of Data Conversion System Design, Wiley-IEEE Press, 1995.
[26] N. Kurosawa, H. Kobayashi, K. Maruyama, H. Sugawara, and K. Kobayashi, “Explicit analysis of channel mismatch effects in time-interleaved ADC systems,” IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, vol.48, no.3, pp.261–
271, Mar. 2001.
[27] Y. Liu, D. Chen, G. Zhang, N. Du, and Y. Qiu, “A 32GS/s 8-bit time-interleaved ADC system with 16GHz wideband RF front-end and embedded fully-blind digital calibration,”
2017 10th Global Symposium on Millimeter-Waves, May 2017.
[28] K. Maatta and J. Kostamovaara, “A high-precision to-digital converter for pulsed time-of-flight laser radar applications,” IEEE Transactions on Instrumentation and Measurement, vol.47, no.2, pp.521–536, April 1998.
[29] M. Lee and A.A. Abidi, “A 9 b, 1.25 ps Resolution Coarse-Fine Time-to-Digital Converter in 90 nm CMOS that Amplifies a Time Residue,” IEEE Journal of Solid-State Circuits, vol.43, no.4, pp.769–777, April 2008.
[30] L.H. Corporales, E. Prefasi, E. Pun, and S. Paton, “A 1.2-MHz 10-bit Continuous-Time Sigma-Delta ADC Using a Time Encoding Quantizer,” IEEE Transactions on Circuits and Systems II: Express Briefs, vol.56, no.1, pp.16–20, Jan. 2009.
[31] V. Ion, Carmona-Gal´an, Ricardo, and ´A. Rodr´ıguez-V´azquez, “Time interval generator with 8 ps resolution and wide range for large TDC array characterization,” Analog Integrated Circuits and Signal Processing, vol.87, no.2, pp.181–189, May 2016.
[32] C. Li, J. Wang, H. Kobayashi, and R. Shiota, “Timing measurement BOST architecture with full digital circuit and self-calibration using characteristics variation positively for fine time resolution,” 2016 IEEE 21st International Mixed-Signal Testing Workshop (IMSTW), Sant Feliu de Guixols, Spain, Jul. 2016.
[33] S. Weaver, B. Hershberg, D. Knierim, and U.-K. Moon, “A 6b stochastic flash analog-to-digital converter without calibration or reference ladder,” IEEE A.S.S.C.C, Fukuoka, Japan, Nov. 2008.
[34] H.Ham, T.Matsuoka, J.Wang, and K.Taniguchi, “Design of a High-Speed-Sampling Stochastic Flash Analog-to-Digital Converter Using Device Mismatch,” IEEJ Transactions on Electronics, Information and Systems, vol.131-C, no.11, pp.1848–1857, Nov. 2011.
[35] S. Weaver, B. Hershberg, P. Kurahashi, D. Knierim, and U.-K. Moon, “Stochastic Flash Analog-to-Digital Conversion,” IEEE Transactions on Circuits and Systems I: Regular Pa-pers, , vol.57, no.11, pp.2825–2833, 2010.
[36] S. Weaver, B. Hershberg, and U.-K. Moon, “Digitally synthesized stochastic Flash ADC Using Only Standard Digital Cells,” 2011 Symposium on VLSI Circuits Digest of Technical Papers, vol.25-3, pp.266–267, June 2011.
[37] 矢野新也，ハムヒョンジュ，松岡俊匡，王軍，チョウイキュン，“非線形成分補正機能を
有した確率的並列型 A/D変換器の設計,”信学技報 vol. 111, no. 247, ICD-65, pp.45–48, 2012年.，2012．
[38] M. Ceekala, K. El-Sankary, and E. El-Masry, “Stochastic ADC with random U-quadratic distributed reference voltage to uniformly distribute comparators trip point,” Analog Integr.
Circ. Sig. Process., vol.74, no.2, pp.461–465, 2013.
[39] S. Weaver, B. Hershberg, and U.-K. Moon, “Digitally synthesized Stochastic Flash ADC Using Only Standard Digital Cells,” IEEE Transactions on Circuits and Systems I:Regular Papers, vol.61, no.1, pp.84–91, 2014.
[40] F. Farahbakhshian, A. Waters, J. Muhlestein, and U.K. Moon, “Stochastic approximation register ADC,” 2014 IEEE 12th International New Circuits and Systems Conference (NEW-CAS), Trois-Rivieres, Canada, June 2014.
[41] A. Waters, S. Leuenberger, F. Farahbakhshian, and U.K. Moon, “Analysis and performance trade-offs of linearity calibration for stochastic ADCs,” 21st IEEE International Conference on Electronics, Circuits and Systems(ICECS), Marseille, France, Dec. 2014.
[42] A. Fahmy, J. Liu, T. Kim, and N. Maghari, “An All-Digital Scalable and Reconfigurable Wide-Input Range Stochastic ADC Using Only Standard Cells,” IEEE Transactions on Circuits and Systems II: Express Briefs, vol.62, no.8, pp.731–735, Aug. 2015.
[43] Y. Hirai, S. Yano, and T. Matsuoka, “A Delta-Sigma ADC with Stochastic Quantization,”
IPSJ Transactions on System LSI Design Methodology, vol.8, pp.123–130, 2015.
[44] T. Asano, Y. Hirai, S. Tani, S. Yano, I. Jo, and T. Matsuoka, “An offset distribution mod-ification technique of stochastic flash ADC,” IEICE Electronics Express, vol.13, no.6, pp.20160115–20160115, 2016.
[45] S. Weaver, B. Hershberg, and U.-K. Moon, “ENOB calculation for ADCs with input-correlated quantization error using a sine-wave test,” International Conference on Micro-electronics (ICM) 2010, Cairo, Egypt, 2010.
[46] A.D.I. Engineering, Data Conversion Handbook (Analog Devices), 1st edition, Newnes, Dec. 2004.
[47] “IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters,” Jan.
2011.
[48] B. Widrow and I. Koll¨ar, Quantization Noise: Roundoff Error in Digital Computation, Signal Processing, Control, and Communications, Cambridge University Press, July 2008.
[49] 杉本俊貴，谷本 洋，吉澤真吾，“閾値が一様分布する確率的フラッシュAD変換器の線 形化,”電気学会電子回路研究会資料，ECT-17-110，2017年10月．
[50] 小倉久直，確率過程入門，森北出版，11月1998．
[51] E.S. Pearson and H.O. Hartley, eds., Biometrika Tables for Statisticians: Volume 2, Cam-bridge University Press, Aug. 1972.
[52] B. Lahcene, “On pearson families of distributions and its applications,” African Journal of Mathematics and Computer Science Research, vol.6, pp.108–117, 01 2013.
[53] 杉本俊貴，谷本 洋，吉澤真吾，“確率的フラッシュAD変換器に必要なコンパレータ 数の見積もり手法,” 電気学会論文誌C(電子・情報・システム部門誌), No. 1, pp.18-25, 2015年．
[54] 成嶋 弘，数え上げ組合せ論入門(日評数学選書)，日本評論社，5月2003．
[55] 杉本俊貴，谷本 洋，吉澤真吾，“確率的フラッシュAD変換器の線形化,”電気学会電子 回路研究会資料，ECT-14-29，2014年1月．
[56] 杉本俊貴，谷本 洋，吉澤真吾，“確率的フラッシュAD変換器の線形化,”電気学会論文 誌C(電子・情報・システム部門誌), No. 1, pp.8-15, 2016年．
[57] H. Tanimoto, M. Koyama, and Y. Yoshida, “Realization of a 1-V active filter using a lin-earization technique employing plurality of emitter-coupled pairs,” IEEE Journal of Solid-State Circuits, vol.26, no.7, pp.937–945, July 1991.
[58] B. Gilbert, “The multi-tanh principle: a tutorial overview,” IEEE Journal of Solid-State Circuits, vol.33, no.1, pp.2–17, 1998.
[59] B. Razavi, RF Microelectronics (Prentice Hall Communications Engineering and Emerging Technologies Series), 1st edition, Prentice Hall, Nov. 1997.
[60] M. Abuelma’Atti, “Method Approximates Nonlinear-Amplifier IM Performance,” MI-CROWAVES & RF, vol.34, no.5, pp.151–156, 1995.
[61] T. Sugimoto, H. Tanimoto, and S. Yoshizawa, “SFDR Improvement of Stochastic Flash ADC by Using Dynamic Element Matching Technique,” The Joint Conference 4S-2014/AVIC2014, pp.112-116, Ho Chi Minh, Vietnam, Oct.，2014.
[62] T. Sugimoto, H. Tanimoto, and S. Yoshizawa, “Stochastic Flash A-to-D Converter with Dy-namic Element Matching Technique,” IEEE International Symposium on Communications and Information Technologies (ISCIT), pp.307-310, Nara, Japan. Oct. 2015,.
[63] R.J. van De Plassche, “Dynamic element matching for high-accuracy monolithic D/A con-verters,” IEEE Journal of Solid-State Circuits, vol.11, no.6, pp.795–800, Dec. 1976.
[64] 谷 泰範，“1 ビット D/A 変換器アレイを用いた D/A 変換方式,” 信学技報, vol. 94, no.118, VLD94 1-20, pp.63–70, 1994年6月．
[65] I. Galton and P. Carbone, “A rigorous error analysis of D/A conversion with dynamic