半導体レーザは、裏面研磨されてその厚みが 100 m 程度である。2 章,3 章でも検討したよう に、通常の半導体レーザは、この裏面研磨された InP 基板側に形成された電極側で半田固定し て使用される。しかし、本構成のフェースダウンフリップチップ実装では、エピタキシャル成長され たチップ表面側電極において半田固定して使用される。前述したように、表面電極から活性層ま での厚さが7 m と薄いため、半田固定による応力に起因して、レーザ発振特性への影響が考え られる。そこで、半導体素子を搭載する機能のみ有した PLC プラットフォーム(図 4-4)に、4 つの DFBレーザ(図4-7)を、4.4節で説明した方法でフリップチップ実装し、その特性を評価した。図
4-9(a)に、4 つの DFB レーザをフリップチップ実装した PLC プラットフォームを示す。図 4-9(b)は、
DFB レーザをフリップチップ実装し、裏面にワイヤボンディングを施している様子を示す拡大写真 である。測定は、ハイブリッド集積 PLC をペルチエ素子上に真空吸着して、温度 25 ℃一定にし て行った。また、PLC からの出射される光出力は、SMF を直接 PLC 光導波路端面に結合させて 測定した。
101
図4-10に、DFBレーザにおける注入電流Ifに対して得られた光出力パワーの関係(I-L特性) を示す。各レーンにおいて、I-L 特性にキンクは見られなかった。また、フリップチップ実装する前 と後でのレーザ発振閾値にも変化は見られなかった。フリップチップ実装された DFB レーザと PLC導波路との間の光結合における過剰損失を見積もると、レーン0, 1, 2, 3の順に、0.8 dB, 1.0
dB, 1.0 dB, 0.1 dBであった。これは、4.3節で見積もったように、1 dB程の過剰損失ばらつきであ
った。この1 dB程の過剰損失は、アライメント実装装置の搭載精度が±1 m程のものによる。
図4-11 に、注入電流Ifが60mAの時の各レーンの発振波長スペクトルを示す。フリップチップ
102
実装されても、全レーンの DFBレーザが単一モードで発振していることがわかる。図 4-12 は、注 入電流 If に対する発振波長ピークを測定した結果である。注入電流 Ifに伴って、発振波長がモ ードホップすることなく線形に変化することがわかる。
以上の発振特性の様子から分かるように、表面電極から活性層までの厚みが7 m の DFBレ ーザを AuSn 薄膜半田により固定したフェースダウンフリップチップ実装は、その発振動作に関し て影響が無いことがわかった。
4.7 4 波長多重送信器の作製
図4-9(a)で示したDFBレーザをフリップチップ実装したPLCプラットフォームに、波長合波器と
してAWGを接続して4波長光送信モジュールを作製した。
AWG は、PLC プラットフォームと同じ比屈折率差の 1.5 %、コア断面サイズが縦 4.5 m, 横
4.5 mのPLC導波路で作製した。フィルタ透過特性を、DFBレーザの発振波長帯である1.3 m
帯で通常のガウス型設計とし、チャンネル間隔は 800 GHz である。図 4-13(a)に、AWG チップの 導波路レイアウトを示す。チップサイズは、長さ15 mm, 幅7.5 mmである。作製したAWGの透過 損失特性を、図4-13(b)に示す。透過帯域におけるピーク透過損失は2.2 dB以下、1 dB 帯域幅 1.2 nm以上、3 dB帯域幅2.7 nm以上である。
AWGの入力光導波路ピッチ間隔は、PLCプラットフォームの出力光導波路と同じく250 m間 隔とした。図4-14(a)に示すように、PLCプラットフォームとAWGの接続は、PLC同士の接続技術
[4.11]を用いて、紫外線硬化型光学接着剤によって直接端面接合し、一方、AWG からの出力光
導波路には、SMFを接続した。さらに、AWGと接続したPLCプラットフォームは、ペルチエ素子
103
104
105
上に固定し、小型同軸コネクタを備えた高周波電気配線基板と共にパッケージに収納した。作製 した4波長多重送信モジュールの写真を、図4-14(b)に示す。