複数個の屈折型 PD のフリップチップ実装方法

図5-10に、複数個の屈折型PDをフリップチップ実装する手順を示す[4.8]。図5-9で述べたよ うに、PLC プラットフォーム側にあらかじめ形成する半田積層構造を、素子固定用と電極用とで変 えておく。素子固定用の半田積層構造は、4章4.4節の図4-6のDFBレーザのフリップチップ実 装に用いた構造と同じように、SiO2パッシベーション層上に SiO2と密着性のある Ti等のメタルを 介し、その上に同じパターン形状でAuSn半田層を積層したものである。すなわち、素子固定用の 薄膜半田パターンを配置することにより、複数個のDFBレーザのフリップ実装を可能にした図4-6 の方法同様に、複数個の PD を同様にフリップチップ実装することができる(工程①, ②, ③)。一 方、微小半田バンプ用の半田積層構造は、図5-9 に示すように、SiO2パッシベーション層上の電 極メタルパターンよりも一部広めにして AuSn 半田層を積層する。この半田を、窒素雰囲気中でリ フローすると、SiO2パッシベーション層上にある半田は弾かれてしまい、電極メタルパターン上に 集まって来て、結果半田バンプを形成することになる(工程④, ⑤)。すなわち、半田リフロー前の 段階では、PD 側電極と PLC プラットフォーム側電極との間に間隙があるため電気的な接触が得 られていないが、その間隙を満たす体積程度に、事前の AuSn 積層半田を電極メタルパターンよ りも広めにして積層しておけば、半田リフロー後に両者電極間の電気的接続を半田バンプによっ

126 て達成

127

できる。このようにして、8個の屈折型PDを同一のAWGプラットフォーム上にフリップチップ実装

した(工程⑤)。図 5-8(b)に AWG プラットフォームの屈折型 PD 搭載部の写真を示す。ここでも、

AWGプラットフォーム側表面に形成したメタルマーカと、屈折型PD側表面に形成したメタルマー カとを画像認識して、アライメントを行った。図5-11(a)に、8個の屈折型PDをフリップチップ実装し た受信器側AWGプラットフォームを示す。また、図 5-11(b)にAWG プラットフォーム上に屈折型 PDがフリップチップ実装された様子を示す拡大写真を示す。ここでは、5.5節で述べるWDM受

128

129

130

信ボードにするために、受信側 AWGプラットフォームの、それぞれ PD からの電気信号出力を、

ボンディングワイヤを介して、2.5 Gbit/s 級TIA を実装した展開基板と接続している。TIA の実装 ピッチに一致させるため、屈折型PDは、1.8 mm間隔で実装している。また、AWGプラットフォー ムの入力導波路端には、SMFファイバを取り付けており、その光学的結合損失は0.5 dBである。

5.5 8 波長 WDM 送信ボードおよび受信ボード

8個のDFBレーザもしくはPD をフリップチップ実装したAWGプラットフォームは、それぞれを 駆動用ボードに集積した。

送信側AWGプラットフォームは、ペルチエ素子上に固定し、それぞれのDFBレーザを駆動す るレーザドライバを配置した光送信ボードに収納した。図 5-12(a)に、作製した WDM 送信ボード

を、図5-12(b)にその機能構成ブロック図を示す。DFBレーザを実装したAWGプラットフォーム上

から引き出された電気配線は、展開基板へ取り出されており、さらに小型細線ケーブルを介して、

ボード上に実装された2.5 Gbit/s 級レーザドライバと電気接続している。また、レーザドライバへの 2.5 Gbit/sの電気信号形成に、その前段に4:1マルチプレクサ(Multiplexer : MUX)を配置してい る。WDM送信ボードのサイズは、横230 mm, 縦170 mmである。

図 5-13(a)に、作製した WDM 受信ボードを、図 5-13(b)にその機能構成ブロック図を示す。受

信側AWGプラットフォーム上のPDからの電気出力は、直近に配置した 2.5 Gbit/s級TIAを実 装した展開基板へ取り出している。さらに小型細線ケーブルを介して、ボード上に実装されたクロ ッ ク デ ー タ リ カ バ リ(Clock and data recovery : CDR)機 能 を 有 し た 1:4 デ マ ル チ プ レ ク サ (Demultiplexer : DMUX)を配置している。WDM受信ボードのサイズは、横230 mm, 縦170 mm である。