5
パ ル ス 信 号 を 発 生 す る
表5.1-1 パルスパターン発生器の設定項目 (続き)
名称 説明
Sync Output Sync Outputコネクタに出力する信号を選択します。
Test Pattern パターンをPRBSまたはProgrammable Patternから選択します。
パターンの"1"の対応するDataコネクタの信号レベルを設定します。
出力表示 Data OutコネクタとData Outコネクタの信号出力の状態を表示します。
ビット誤り挿入方法 ビット誤りを連続的に挿入するか，画面操作で挿入するか設定します。
ビットレート規格 ビットレートに適用する通信規格を選択します。
分周比 内蔵周波数シンセサイザの周波数とビットレートの比率です
Reference CLK を[External]，[1/16 Clk]に設定したときは，ボタン表示と なって分周比を設定できます。
パルスパターン発生器の設定画面を表示するには
1. トップメニューの [PPG/ED_Ch1]，または [PPG/ED_Ch2] をタッチしま す。
2. [PPG] をタッチすると，図5.1-1の画面が表示されます。
3. [Main] をタッチすると，図5.1-2の画面が表示されます。
4. [Expand] をタッチすると，図5.1-1の画面に変わります。
図5.1-1 パルスパターン発生器設定パネル
図5.1-1のXDataは，正面パネルのData Outコネクタを意味します。
ED Resultの設定，表示項目は，「6.6 測定結果」を参照してください。
画面サイズ 変更ボタン チャネル表示
パルスパターン 発生器タブ
5
パ ル ス 信 号 を 発 生 す る
図5.1-2 パルスパターン発生器設定パネル(詳細)
画面サイズ変更ボタン 出力スイッチ
ビットレート
ビットレート オフセット ビットレート規格
振幅
パターン名 パターンファイル 名
パターン長 (bit)
基準 クロック源
減衰量 ビット誤り 挿入設定
ビット誤り 挿入比率 出力表示
ビット誤り 挿入方法 正論理/負論理
同期信号 外部クロック 入力コネクタ
ビット誤り 挿入ボタン 分周比
パルスパターン発生器の設定範囲は次のとおりです。
Amplitude
0.10～0.80 Vp-p Bit Rate
Variable
8 500 000～11 320 000 kbit/s 8 000 000～12 500 000 kbit/s＊1 Offset
–100～100 ppm Variable-1/2
4 250 000～5 660 000 kbit/s 4 000 000～6 250 000 kbit/s＊1 Offset
–100～100 ppm Variable-1/4
2 125 000～2 830 000 kbit/s 2 000 000～3 125 000 kbit/s＊1 Offset
–100～100 ppm Variable-1/8
1 062 500～1 415 000 kbit/s 1 000 000～1 562 500 kbit/s＊1 Offset
–100～100 ppm Variable-1/16
531 250～707 500 kbit/s 500 000～781 250 kbit/s＊1 Offset
–100～100 ppm Variable-1/32
265 625～353 750 kbit/s 250 000～390 625 kbit/s＊1 Offset
–100～100 ppm Variable-1/64
132 813～176 875 kbit/s 125 000～195 312 kbit/s＊1 Offset
–100～100 ppm 1GFC
5
パ ル ス 信 号 を 発 生 す る
2GbE CPRI CPRI-2 CPRI-4 CPRI-5＊1 CPRI-10＊1 Infiniband Infiniband×2 Infiniband×4 10GbE WAN 10GbE LAN/PHY 10GbE OTU1e 10GbE OTU2e OBSAIRP3＊1 OBSAIRP3×2＊1 OBSAIRP3×4＊1 OBSAIRP3×8＊1 OC-3/STM-1 OC-12/STM-4 OC-24
OC-48/STM-16 OTU-1
OC-192/STM-64 G.975 EFC OTU-2 Rate＊2 1/1 1/2 1/4 1/8 1/16 1/32 1/64 Data/XData Off On Error Addition
Off On Repeat
1E–2 1E–3 1E–4 1E–5 1E–6 1E–7 1E–8
1E–9 1E–10 1E–11 1E–12 Single
Insert Error External Attenuation
0～30 dB Reference Clock
CH1 External 1/1 Rate 1/2 Rate 1/4 Rate 1/8 Rate 1/16 Rate 1/32 Rate 1/64 Rate CH2 External External
External CLK 1/16 Clk 1/1 Rate 1/2 Rate 1/4 Rate 1/8 Rate 1/16 Rate 1/32 Rate 1/64 Rate 10 MHz Internal
Sync Output
PPG1_1/1 Clk＊3 PPG1_1/2 Clk＊4 PPG1_1/4 Clk＊5 PPG1_1/8 Clk＊6 PPG1_1/16 Clk＊7 PPG1_1/64 Clk＊6 PPG2_1/1 Clk＊3,＊8 PPG2_1/2 Clk＊4,＊8
5
パ ル ス 信 号 を 発 生 す る
ED2_1/4 Clk＊8,＊9 ED2_1/8 Clk＊8,＊10 ED2_1/16 Clk＊8 PPG1_Pattern Sync PPG2_Pattern Sync＊8 Test Pattern
NEG POS
PRBS2^7–1 PRBS2^9–1 PRBS2^15–1 PRBS2^23–1 PRBS2^31–1
Programmable Pattern
＊1: オプション090を追加したとき
＊2: Reference CLKがExternal，External CLKが,1/16 Clkのとき
＊3: Rateの表示が1/8，1/16，1/32，1/64のとき
＊4: Rateの表示が1/4のとき
＊5: Rateの表示が1/2のとき
＊6: Rateの表示が1/1のとき
＊7: Rateの表示が1/1，1/2，1/4のとき
＊8: オプション005または，012のとき
＊9: EDのRateの表示が1/2のとき
＊10: EDのRateの表示が1/1のとき