ECL 0.8 LVDS 0.35
5.6 パターンを設定する
パターンには次の種類があります。
・ PRBS
・ Programmable Pattern PRBS
PRBSはハードウェアで発生するパターンです。
ハードウェアの構成により発生するパターン長，連続する 1 の最大ビット長および 連続する0の最大ビット長が異なります。
PRBS 2^7–1を発生するハードウェアのブロック図を次に示します。
D Q D Q D Q D Q D Q D Q D Q
クロック
出力 フリップフロップ×7 排他的論理和
1 2 3 4 5 6 7
初期値
図5.6-1 PRBS発生回路のブロック図
このブロック図は7段のフリップフロップで構成されるシフトレジスタと，排他的論理 和で構成されます。シフトレジスタの6 段目と7 段目の信号を排他的論理和に入 力し，排他的論理和の出力をシフトレジスタに入力します。このような構成を生成 多項式で次のように記載します。
1+X6+X7
初期値の7ビットを入力してクロックを与えると，ビット長が27-1=127のパターンを 繰り返し発生します。初期値の7ビットには1個以上の"1"を含みます。
本器のPRBSの生成多項式とパターン長，連続する1および0のビット長は次の とおりです。
PRBS 生成多項式 パターン長 1の最大
連続ビット長 0の最大 連続ビット長
2^7–1 1+X6+X7 127 7 6
5
パ ル ス 信 号 を 発 生 す る
プログラマブルパターン (Programmable Pattern)
プログラマブルパターンは，パターンファイルで定義されたパターンです。
プログラマブルパターンは，次のパターンが必要なときに使用します。
・ イーサネットやSDHなどのフレーム形式のパターン
・ 通信回線のデータをキャプチャしたパターン
・ 規格で規定されたテストパターン
プログラマブルパターンには次の制限があります。
・ "1"の発生比率が50%±1 bitのパターンであること。
・ これよりもサイズが大きいパターンは，先頭の1305600ビットを使用します。
・ 当社既存製品のパターンファイルを使用するとき，そのパターンファイルの種類 がAlternateの場合，パターンAのみを使用します。
パターンの論理
論理には正論理 (POS) と負論理 (NEG) があります。
正論理ではデータが"1"のとき，Dataコネクタの電圧をHighにします。
負論理ではデータが"1"のとき，Dataコネクタに電圧をLowにします。
データパターン 0 1 0 0 1 1 0 1 0 1
POS設定時
NEG設定時
Dataコネクタ電圧
時間
時間 0
0 Dataコネクタ電圧
図5.6-2 Logicの設定とコネクタに出力される電圧波形の対応
次の手順でパターンを設定します。
1. Test Patternのボタンをタッチします。
パターンの一覧が表示されます。
2. 設定するパターンのボタンをタッチします。
3. Programmable Patternを選択したときは，Programmable Patternのボ タンをタッチします。
ファイル選択画面が表示されます。
4. ファイル名をタッチします。
5. [OK] をタッチします。
5
パ ル ス 信 号 を 発 生 す る
本器は，従来製品のパターンファイル (拡張子 PCP，PTN) を読み込むことがで きます。従来機種のファイルへの対応を次の表に示します。
これらのファイルを読み込むには，次のフォルダにファイルを保存します。
C:\Program Files\Anritsu\MP2100A\MX210000A\UserData\Pattern
表5.6-1 既存製品とのファイル互換性
製品形名 ファイル
拡張子 パターンの種類 対応
MU181020A
MU181020B PTN
Data ○
Alternate ○＊ Mixed(Data) ○ Mixed(Alternate) ○＊
Sequence ○
MP1758A PTN
PRGM 1ch ○
PRGM 2ch ○
PRGM 4ch ○
PRBS ×
MP1761A MP1761B
MP1761C PTN
ALT ○
Data ○
PRBS ×
Zero-Subst ×
MP1775A
MP1776A PTN
PRGM 1ch ○
PRGM 2ch ○
PRGM 4ch ○
PRBS ×
Zero-Subst 1ch × Zero-Subst 2ch × Zero-Subst 4ch ×
MP1632A MP1632C
PTN
PRGM ○
Zero-Subst ×
PRBS ×
PCP PRGM ○
＊: パターンAだけを読み込みます。