(Cu,Ni)6Sn5 SnCu
UBM Ni
RD ND TD
(a) 150ºC恒温保持試験開始前
10μm
RD ND TD
(b) 150ºC恒温保持500時間後
ND
:分析断面の法線方向、RD:分析断面内でCoC接合方向、TD:分析断面内でRDに垂直な方向.
逆極点図の単位ステレオ三角形の頂点に割り当てられた三原色の混色により結晶方位を表す.
図3-23. CoC接合部のSEM断面観察像と対応する体心正方晶β-Snの結晶方位分布像
.
100μm
(a)温度サイクル試験開始前のSEM観察像(上)と体心正方晶β-Snの方位分布像(下)
(b)500サイクル後の体心正方晶β-Snの方位分布像
(c)温度サイクル試験開始前の六方晶Cu6Sn5の方位分布像
(d) 500サイクル後の六方晶Cu6Sn5の方位分布像
分析断面内でCoC接合方向(RD)、即ち、Siチップ面の法線方向の結晶方位分布を表示
図3-24. 40μmピッチのCoC接合部のSEM断面観察像と対応する結晶方位分布像
−55ºC/125ºCの温度サイクル試験開始前及び500サイクル後の試料を加工して得た隣接12個の スタックビア構造のCoC接合部断面のSEM観察像と対応する体心正方晶 β-Snと六方晶Cu6Sn5 の結晶方位分布の測定例を図3-24に示す。図3-24(a)(b)の結果から､図3-23と同様にCoC接合部 がβ-Sn相の少数結晶粒で構成されていることが分かる。EBSDの測定点数の範囲内では、温度サ イクル試験前後共に、β-Sn結晶粒の優先配向方位を特定することはできなかった。図3-24(b)の結 果は、温度サイクルにより試験開始前の初期状態に比べて β-Sn 相の大角粒界が減少し、β-Sn相 の結晶粒が成長したことを示している。図3-24(c)(d)の結果は、Cu6Sn5相の結晶粒の方位分布に特 定の優先方位は認められないが、温度サイクルによりCu6Sn5結晶粒がβ-Sn母相内に分散析出す る組織変化の特徴を示す。一般に、加工により多数の格子欠陥が導入され自由エネルギーが上昇 した金属結晶を熱処理すると、格子欠陥に伴い結晶内部に蓄積された歪エネルギーが駆動力とな り格子欠陥密度の低い結晶粒が新たに発生する。母相の原子が新たな粒界をまたいで新しい結晶 粒へ拡散することにより粒界が移動し、母相の結晶粒を蚕食しながら新たな結晶粒が成長するこ とにより自由エネルギーの下がる結晶材料組織へ変化することが知られている[3-9]｡図3-24の組 織変化の挙動は、温度サイクルによりCoC接合部のSnCu合金に負荷された歪エネルギーが駆動 力となり、Sn原子の粒界拡散によるβ-Sn結晶粒成長の促進とCu6Sn5析出相の結晶粒成長による 界面エネルギーの低下が自由エネルギーの利得になることから理解される。
ここで最も重要な点は、微細CoC接合部が150ºC恒温保持や温度サイクルの信頼性加速試験後 もβ-Sn相を母相とする結晶材料組織を安定に維持していることが明らかになったことである。こ れまで、TSV(Through Si Via)によるLSIチップ積層やSiインタポーザへのLSIチップ搭載による 三次元集積化の微細電極接合において、図3-25に示すように、Cuピラー同士をSn半田層の溶融 により一体化し、Sn原子が凝固過程の初晶としてCu6Sn5相の形成に消費され、さらにCuの固相 拡散により最終的にCu3Sn相へ安定化する接合プロセスの検討が多くの研究機関において行われ てきた[3-10,3-11,3-12,3-13,3-15]。積層接合部の微細化に伴う機械的な強度低下に対して、熱的安 定性に優れ、強度の高い金属間化合物を接合部の材料として用いることは大きな利点である。一 方、最近のLSIデバイス製品に求められている衝撃落下耐性の向上に対して、金属間化合物の本
来特性である材料の脆さが信頼性を劣化させる懸念が浮上している。そのため、Cu-Sn 金属間化 合物による接合に替わり、再度、半田材料による微細接合の検討が注目されている。In半田を用 いるプロセス提案はその一つである[3-14]。
(a)従来の代表的なプロセス提案例[3-11]
(b)Cu3Sn接合部SEM観察事例[3-12] (c)Cu3Sn接合部材料組織観察事例[3-13]
図3-25. Cu-Sn金属間化合物形成による電極接合部形成の研究報告例
今後の更なる接合ピッチの微細化に向けて、本研究で明らかにしたβ-Sn相を母相とする微少量 Sn基半田接合部の結晶材料組織を更に安定化するために、新たな UBM 層材料の選択によりSn 基半田との界面に形成される反応層の拡散抑制機能の向上が必要である。さらに、体心正方晶の β-Sn相は熱膨張係数の異方性が大きいために[3-16]、個々の接合部がβ-Sn相の単結晶により構成 されるまで微細化が進むと、個々の積層接合部の結晶方位のばらつきが熱応力起因の機械的な信 頼性ばらつきに現れることが予想されるため、今後は個々の接合部の結晶配向性を制御するプロ セス開発が必要になると考えられる。
３－６．結言
本章では、DRAMウェハ上に最小ピッチ10μm の微細Cu再配線を形成し、低温の熱硬化が可 能なフェノール系樹脂保護膜の導入によりメモリの電荷保持特性を劣化させることなく微細 Cu 再配線を絶縁被覆する300mm量産プロセスインテグレーションを構築した。微細Cu再配線によ りDRAMチップの最上層Al配線パッドを積層相手のロジックチップの最上層Al配線パッド配 置に合わせて再配置したCu再配線パッド上に、UBM Niを介して20µm径の微細SnCu半田バン プを形成し、同じ微細SnCu半田バンプを形成したロジックチップをDRAMチップに対向させ、
両チップの半田バンプ同士を還元ガス雰囲気下の一括リフロにより溶融一体化し、40µm ピッチ の SnCu半田接合部が形成される。この時、微小体積の半田溶融接合時に上下チップの自己位置 補正機能が発現することを確認し、DRAMチップ上にロジックチップを積層したLSIチップ積層 デバイスを高歩留まりで量産するプロセス技術を確立した。
DRAMとロジックのチップ積層体をBGAパッケージに搭載したSCS構造の信頼性はLSI製品 実用化に耐え得ることを実証した。SnCu半田接合部はβ-Sn相の少数結晶粒により構成されてお り、UBM NiとSnCu半田の界面に生成する(Cu,Ni)6Sn5層が相互拡散抑制層として機能することに
より、150ºC恒温保持や温度サイクルの信頼性加速試験後もβ-Sn相を母相とする結晶材料組織が
熱的に安定であることが判明し、LSIチップ積層体の信頼性保証を裏付けた。
参考文献
[3-1] Y. Kikuchi, M. Takahashi, T. Maeda, M. Fukuda, Y. Koshio, H. Hara, H. Arakida, H. Yamamoto, Y.
Hagiwara, T. Fujita, M. Watanabe, H. Ezawa,T. Shimazawa, Y. Ohara, T. Miyamori, M. Hamada, M.
Takahashi, Y. Oowaki, “A 40 nm 222 mW H.264 Full-HD Decoding, 25 Power Domains, 14-Core Application Processor With x512b Stacked DRAM”,IEEE J. Solid-State Circuit, Vol.46, No.1, pp.32-41, 2011.
[3-2] P. E. Larson, “X-ray Induced Photoelectron and Auger Spectra of Cu, CuO, Cu2O, and Cu2S Thin Films”,J. Electron Spectroscopy and Related Phenomena, Vol.4, pp.213-218, 1974.
[3-3] J. Y. Park, Y. S. Jung, J. Cho, W. K. Choi, “Chemical Reaction of Sputtered Cu Film with PI Modified by Low Energy Reactive Atomic Beam”,Appl. Surf. Sci., Vol.252, pp.5877-5891, 2006.
[3-4] T. L. Barr, J. Hackenberg, “Studies of The Low Temperature Oxidation of Alloys by X-ray Photoelectron Spectroscopy: Cu-Zn”,Applications. Surf. Sci., Vol.10, pp.523-545, 1982.
[3-5] I. Platzman, R. Brener, H. Haick, R. Tannenbaum, “Oxidation of Polycrystalline Copper Thin Films at Ambient Conditions”J. Phys. Chem. C, Vol.112, pp.1101-1108, 2008.
[3-6] J. Ghijsen, L. H. Tjeng, J. van Elp, H. Eskes, J. Westerink, G. Sawatzky, “Electronic Structure of Cu2O and CuO”,Phys. Rev. B, Vol.38, No.16, pp.11322-11330, 1988.
[3-7] 化学便覧 基礎編, 改訂4版, 日本化学会編, pp.465-468, 平成5年9月30日発行.
[3-8] W. Lin, Y. C. Lee, “Study of Fluxless Soldering Using Formic Acid Vapor”,IEEE Trans. Advanced Packaging, Vol.22, No.4, pp.592-601, 1999.
[3-9] 例えば、松原英一郎, 田中功, 大谷博司, 安田秀幸, 沼倉宏, 古原忠, 辻伸泰, “金属材料組織
学”, 朝倉書店, 2011年12月10日発行. 古林英一, “再結晶と材料組織”, 内田老鶴圃, 2000年12 月15日発行, など.
[3-10] K. Tanida, M. Umemoto, N. Tanaka, Y. Tomita, K. Takahashi, “Micro Cu Bump Interconnection on 3D Chip Stacking Technology”,Jpn. J. Appl.Phys.,Vol. 43, No. 4B, pp. 2264-2270, 2004.
[3-11] A. Klumpp, P. Ramm, “3D-IC Fabrication Challenges for More Than Moore Applications”, Workshop Manufacturing and Reliability Challenges for 3D ICs Using TSVs, San Diego, Sept 26, 2008.
[3-12] H. Huebner, S. Penka, B. Barchmann, M. Eigner, W. Gruber, M. Nobis, S. Janka, G. Kristen, M.
Schneegans, “Microcontacts with Sub-30μm Pitch for 3D Chip-on-Chip Integration”, Microelectronic Engineering, Vol. 83, pp. 2155-2162, 2006.
[3-13] R. Agarwal, W. Zhang, P. Limaye, R. Labie, B. Dimcic, A. Phommahaxay, P. Soussan, “Cu/Sn Microbumps Interconnect for 3D TSV Chip Stacking”,Proceedings of ECTC, pp.858-863, 2010.
[3-14] K. Sakuma, K. Sueoka, S. Kohara, K. Matsumoto, H. Noma, T. Aoki, Y. Oyama, H. Nishiwaki, P. S.
Andry, C. K. Tsang, J. U. Knickerbocker, Y. Orii, “IMC Bonding for 3D Interconnection”,Proceedings of ECTC, pp.864-871, 2010.
[3-15] S. J. Wang, L. H. Hsu, N. K. Wang, C. E. Ho, “EBSD Investigation of Cu-Sn IMC Microstructural Evolution in Cu/Sn-Ag/Cu Microbumps During Isothermal Annealing”,J. Electron. Mater.,Vol.43, No.1, pp.219-228, 2014.
[3-16] K. N. Subramanian, J. G. Lee, “Effect of Anisotropy of Tin on Thermomechanical Behavior of Solder Joints”,J.Mater. Sci. Materials in Electronics, Vol.15, pp.235-240, 2004.
第４章 Ag/Cu/TiN/Ti積層膜によるAg配線形成プロセス ４－１．緒言
第１章で述べたように最先端Si半導体デバイスの微細化の進展は止まらず、10nm世代 の素子 寸法のパターン形成のために極端紫外光(EUV)やナノインプリントを用いたプロセスによる生産 が現実味を帯びつつある。Si半導体素子寸法の微細化による配線抵抗や拡散層とのコンタクトプ ラグ抵抗の上昇を回避するために、抵抗の低い金属材料による成膜プロセスの導入は常に重要な 課題として研究開発が続けられてきた [4-1,4-2,4-3,4-4]。一方、第３章で詳述したように、大容量 DRAM チップとアプリケーションプロセッサを積層した SCS デバイスが実証した高速化と低消 費電力化の両立は、再配線の微細化と微細半田バンプ形成の中間領域プロセス確立の所産である。
28nm 世代以降の最先端ロジックデバイスでは、素子寸法の微細化による回路の集積度の向上 に伴いデバイス性能と機能の大幅な拡張が可能となるが、チップサイズの縮小化は進まないため に回路構成の複雑化による製造歩留まりの低迷が懸念され、Low-k CPIの低減も困難となる。有 力な解決方法はSiインタポーザを用いた半導体デバイスの積層集積化である。例えば、プロセッ サとその周辺回路が組み込まれたFPGA(Field Programmable Gate Array)のLSIデバイスを複数個の LSIチップに分割し、各々のLSIチップの製造歩留まりを向上させ、これらを微細半田バンプ接 続により Si インタポーザに搭載することにより両者の熱膨張係数が整合するために Low-k CPI は大幅に低減する。さらに、Siインタポーザ上に形成したLSIデバイスのグローバル配線相当の Cu配線や微細ピッチのTSVを用いて分割した各々のLSIチップ相互の回路ブロック間を電気的 に接続することにより、本来の LSI デバイスの機能を発現させることが可能になる[4-5,4-6,4-7]。
今後、無線通信、センサ、高誘電率膜の受動素子などの非デジタルデバイスと高性能ロジックや 大容量メモリとの異種デバイスの三次元集積化による高度なシステムモジュール化に向けて、Si インタポーザの配線抵抗やTSVのプラグ抵抗がデバイス性能に影響を及ぼすことは必至である。
Ag、Cu共に比抵抗が低く、結晶構造がfcc構造であるにも拘わらず、図4-1のAg-Cu系の平衡 状態図が示すように互いに固溶組成範囲が狭く[4-8]、熱処理により相互拡散してもAg-Cu合金の 比抵抗上昇は抑制される。Ag希薄組成のCu(Ag)電解合金めっきの場合、バリアメタル層のTaN/Ta
上にめっき給電層のCuをスパッタ成膜したCu/TaN/Ta 積層膜を下地に用いることにより、熱処 理後も比抵抗の上昇が観測されないことが報告されている[4-9]。
本章では、同じAg-Cu合金系に着目し、スパッタCu膜を給電層としてAg電解めっきを行い、
シート抵抗測定、SIMS分析、AES分光分析、X線回折測定、昇温脱離ガス分析測定により、Ag/Cu 積層膜の熱処理挙動を明らかにする。さらに、SiインタポーザやLSI多層配線のグローバル配線 を想定した3µmピッチのAgダマシン配線を試作し、実用化の可能性を検討する。
図4-1. Ag-Cu系平衡状態図[4-8]
４－２．実験方法 ４－２－１．試料作成
Ag電解めっきの成膜基板として、表面に100nm の熱酸化膜を形成したSiウェハを用意した。
2.6×10-6Paの超高真空チャンバ中にArガスを導入して、0.3PaのAr圧力下で通常のマグネトロン スパッタ放電により、熱酸化膜上にTi、TiN、Cuをこの順に連続成膜し、Cu/TiN(70nm)/Ti(20nm)
積層膜を形成した。給電層のCu膜厚は10nmから200nmの範囲で変化させた。比較のために、
Cu 給電層を Pd(50nm)/Ti(100nm)積層膜に置き換えた Pd/Ti/TiN(70nm)/Ti(20nm)積層膜の試料を同 時に作成した。
Ag電解めっき液は、KAg(CN)2 7.37g/ℓ、KCN 15.0g/ℓの2成分のみで構成した。析出したAg 膜質への添加剤の影響を排除するために、添加剤はめっき液へ加えなかった。陽極には純度 99.99%のAg板を用いた。Si基板とAg板を対向させ極間距離を30mmとした。pH 11、液温25ºC、
パルス電流密度10mA/cm2、電圧印加1msecと休止時間10msecのパルス方式によりAg電解めっ きを行なった。Agの成膜面積は20mm×50mm、Agの成膜速度は約50nm/minであった。
Ag膜の熱処理挙動を調べるために、試料を石英管の炉内に入れ、炉内を1.3×10-3Paまで排気し た後に純度99.99%のArまたはN2ガスを導入し、1.4atmの陽圧下で300ºCから800ºCの温度範囲 で30分の焼鈍を行なった。
Agthicknessobtainedfrom XRFanalysis(µm)
Ag thickness measured by a contact profilometer (µm)
図4-2. Ag膜の蛍光X線による膜厚測定値と触針法段差測定値の検量線
４－２－２．測定方法
Ag 膜の比抵抗は、四探針法の測定により得られたシート抵抗値と蛍光X線法により測定した 膜厚値から算出した。図4-2に示すように、触針法の膜厚段差測定値により蛍光X線による膜厚