第 3 章 Device Matrix Array によるチップ内ばらつきの評価
3.2 アーキテクチャおよび評価精度
3.2.3 容量測定
容量測定にはCBCM（Charge-Based Capacitance Measurement）を用いた[40]（図3.10(b)）．
CBCMにおいては，容量CLは直流電流IDに変換される．その変換式は式(3.1)である．
ID = VD CL fC (3.1)
この式において，VDは駆動電圧，fCは周波数である．一例として，VD = 1.2V，fC = 100MHzの 場合で，電流への変換係数は120nA/fFとなる．
容量測定においては，階層構造を持つ櫛型バスを採用している（図 3.10(a)）．より積極的なバ スリーク電流の削減が必要だからである．CBCMはチップ内部でクロック駆動を行っている．そ
のため，この時発生するノイズによって，バスリーク電流の変調が発生する．これによって生じ る測定誤差を抑制するためには，バスリーク電流そのものを削減する必要がある．
バスリーク電流は回路上の電位差ΔV = VDD – VD によってコントロールされる．ここでVDD
はコントロールロジックの電源電位である（図3.10(b)）．電位差ΔVはドライブトランジスタ（MP） の逆ゲートバイアスとして作用する．この逆ゲートバイアスは，非選択の CME（Capacitance
Measurement Element）のすべてに印加される．また，非選択のMAUスイッチとコラムスイッ
チにも印加される．
このバス構造および回路技術は，リーク電流の削減に非常に効果的である．総合的なバスリー
ク電流は1.2nAまで削減された（図3.10(c)）．リーク電流の1.2nAは，容量に換算して10aFで
あり，被測定素子の最小容量である約2fF に対して，絶対的に小さい．よって，クロックノイズ による変調が発生しても問題のないレベルである．
容量測定に関しては，チップの測定回路以外にも，測定環境全体でのクロックノイズ対策を施
した（図3.11）．クロックは低電圧振幅（0.17VP-P）の差動入力とした．オンチップキャパシタは
図3.10 容量測定回路 VD VS * (a) Hierarchical
a
a CME
CME CME
31 Common unit
Cloc
* Mesh-structure bus.
x=
1 2 3 . . . . . 14
30 MAU
y x
Comb-structure bus.
5th-metal
Column MAU switch switch
0.E+00 2.E-09 4.E-09 6.E-09 8.E-09 1.E-08 1.E-08
0 0.2 0.4 0.6 0.8 1
1.2nA
(b) Capacitance measurement element (CME).
Interconnect layers : 15 patterns n and p diffusions : 8 patterns Gate poly-silicon : 6 patterns Reference ( 0 fF ) : 1 pattern Total element number = 5580
(c) Leakage reduction 20
18 8 6 4 2 0 ID* (nA)
0 0.2 0.4 0.6 0.8 1.0 ΔV = 0V
0.1V 0.15V
0.2V
ID* : Sense current at VD pad.
Frequency (MHz) VD(x,y)
VS = 0V Enable(x,y,z)
Clock(x,y)
VDD ΔV
Test
0.05V
element CL
characteristics (measured).
DC leakage
z: Element Number
ID
metal
MP
MN
8000pFである．電源ラインにはフィルタ回路を挿入した．このフィルタ回路は，100kHz以上の 周波数において，チップ側の端子からは同軸ケーブルのインピーダンスである50Ωに等しくなる ように動作する．同軸ケーブルを抵抗終端しているのと等価になり，チップ上で発生するノイズ をダンピングする作用が得られる（図3.12）．
(2) Differential clock. (3) LCR filter.
Coaxial cables (Z0=50Ω)
VVDD
VGND
(1) On-chip capacitor 8000pF.
Logic
DMA chip
Probing circuit
図3.11 容量測定におけるノイズ対策
220μ 50
0.22μ
25 0.47μ ZO
100 15.9μ
200 159μ
A B
Buffer model 1 f= R/2πL
0 25 50 75 100
10001k 10k10000 100k100000 10000001M 1000000010M Frequency(Hz)
Buffer model 1 100
75 50 25 0
|ZO| (Ω)
120 90 60 30 0
Phase (degree) Buffer model 2
= 1MHz
Buffer model 2 f= R/2πL
= 200kHz
図3.12 ノイズダンプフィルタの特性
図3.13は，被測定素子の中で，容量が最小（図3.13 (a)）のものと，容量が最大（図3.13 (b)）
のものを測定した場合の周波数特性である．測定周波数 1～200MHz の範囲において，その変動 は±0.1%であり，非常に安定である．
図3.14は，クロックの振幅電圧を1.38VP-Pに上げて測定した場合の周波数特性である．変動幅
の増加は 0.1～0.2%程度に留まっている．クロックのカップリングノイズ，電源ラインの振動，
計測バスの応答等による影響は，非常に低く抑えられている．
2.410 2.415 2.420 2.425 2.430 2.435 2.440
1 10 100 1000
2.440
2.430
2.420
2.410 CL (fF)
Background noise.
0.2%
(a) CL= 2.4fF
29.76 29.82 29.88 29.94 30.00 30.06 30.12
1 10 100 1000
30.12
30.00
29.88
29.76 (b) CL= 30fF
1 0010 0100 1000
1 0010 0100 1000
Frequency(MHz)
Frequency(MHz) 0.2%
CL
(fF)
2.410 2.415 2.420 2.425 2.430 2.435 2.440
1 10 100 1000
2.440
2.430
2.420
2.410
0.2%
(a) CL= 2.4fF
29.76 29.82 29.88 29.94 30.00 30.06 30.12
1 10 100 1000
30.12
30.00
29.88
29.76
0.2%
(b) CL= 30fF
1 0010 0100 1000
1 0010 0100 1000
Frequency(MHz)
Frequency(MHz) CL
(fF)
CL (fF)
図3.13 入力振幅0.17VP-Pでの周波数特性 図3.14 入力振幅1.38VP-Pでの周波数特性
CL = 0fF（リファレンスパターン）の場合に得られた測定値は2.24fFであった．これは被測定
パターン部以外の寄生容量が計測されたものである．図 3.10(b)の最終出力段（MP, MN）のドレ イン容量や，その周辺の配線容量が加算されたものである．この容量をチップ全体の196点につ いて測定した結果，そのばらつきは 7.5aF（σ）であった．よって，リファレンスパターンによ ってオフセット補償をした場合，23aF（3σ）の測定精度が得られる．