ばらつき特性分析

今回評価した10チップの測定結果に対して，何らかの手段を用いて，そのばらつきの特徴を指 標化して観察および分類を行いたい．そのような目的に合致する方法として，“ばらつき特性”

（V.C.）という観察手段を提案する．その手法は単純ではあるが，ばらつきの特徴を可視化する 有効な手段である．10チップの測定結果からσRNDおよびσSYSが求まる．これら数値をσRNDの 平均（10チップでの平均）で割るという操作をする．チップ番号を横軸にして，求めた数値をグ ラフ化する．図3.19に結果を示す．

このグラフにおいて，σ’RNDおよびσ’SYSは，σRNDの平均で正規化した値である．点線は擬似 システマティック成分の検出レベルである．この線よりσ’SYSが上にある場合は，システマティッ ク成分の検出量が有意であることを意味する．図3.19(a)において，nMOSトランジスタのVTの V.C.を示す．ランダム成分が支配的であり，その値は安定している．一方，システマティック成

分は非常に小さく，擬似システマティック成分の水準にほぼ等しい．このことは，この素子にと って本質的なシステマティック成分が，極めて小さいことを意味する．これとは対照的に，配線 層の容量においては，特徴的で示唆的なV.C.が観測された．図3.19(b)および図3.19(c)は第3配 線層の容量の測定結果に対するV.C.である．図3.19(b)は，最小ピッチ配線の容量の結果を示して いる．このケースでは，ランダム成分は安定した値を示しているのに対し，システマティック成 分は，チップによって大きく異なる値を示している．図3.19(c)は幅広配線の容量の結果を示して いる．このケースでは，ランダム成分とシステマティック成分の双方で変動が大きい．また，ラ ンダム成分とシステマティック成分で値が連動する傾向が観測された．このように，ばらつきの 大きさがチップによって変動する現象を“ばらつきの揺らぎ”と呼ぶことにする．

(a) Summary of nMOS VT. (b) Summary of 3^rd-metal line/space pattern. (c) Summary of 3^rd-metal wide line.

0 1 2 3 4 5

0 1 2 3 4 5 6 7 8 91 2 3 4 5 6 7 8 9 1010 5

4 3 2 1 0

Normalizedσ

Chip No.

σ'SYS

σ'RND

0 1 2 3 4 5

0 1 2 3 4 5 6 7 8 91 2 3 4 5 6 7 8 9 1010 5

4 3 2 1 0

Normalizedσ

Chip No.

σ'SYS

σ'RND

0 1 2 3 4 5

0 1 2 3 4 5 6 7 8 9 101 2 3 4 5 6 7 8 9 10

5 4 3 2 1 0

Normalizedσ

Chip No.

σ'SYS

σ'RND

nMOS VT :

(IDS = 0.8μA, VDS = 1.2V) L = 0.1μm, W = 0.8μm

3^rd-metal Capacitance :

L/S = 0.2μm/0.2μm, L = 100μm

3^rd-metal Capacitance :

(1^st-metal/3^rd-metal/4^th-metal) W = 1μm, L = 100μm (1^st-metal/3^rd-metal/5^th-metal)

図3.19 ばらつき特性のサンプル

図3.19(b)および図3.19(c)において，最小ピッチ配線の容量と幅広配線の容量では，V.C.に特徴

的な差が現れた．この現象の理由については，以下のように推定する． Cu CMPプロセスには，

ディッシングという現象が伴い，幅の広い配線ほど，その配線の中央部が余分に研磨されるとい う現象が発生する．最小ピッチ配線においては，このディッシングの影響が少なく，また，隣接 容量が支配的であるという特性を持つ．特に図3.19(b)では，縦構造が“第1層/第3層/第5層”

という構成であるため，容量のほとんどが隣接容量となる．一方，幅広配線では，ディッシング の影響が直接的に効いてくる．よって，図3.19(c)おいて，ランダム成分に特徴的に見られる“ば らつきの揺らぎ”は，Cu CMPプロセスによって引き起こされたものと考えられる．

この“ばらつきの揺らぎ”は，配線層の抵抗のばらつき特性においても観測された．図3.20に それを示す．左列が最小ピッチ配線，右列が幅広配線で，上から順に第1層，第2層，第3層で ある．最小ピッチ配線では，すべてのσ’RNDが安定した値を示しているが，σ’SYSにおいては，す べてが揺らいだ値を示している．一方，幅広配線においては，σ’RNDとσ’SYSの双方に揺らぎが見

られ，その変化は連動性が確認された．この現象についても，配線層の容量で見られた特徴と同 じメカニズムによって発生していると考えられる．

0 1 2 3 4 5 6 7 8

0 11 2 3 4 5 6 7 8 9 102 3 4 5 6 7 8 9 10

Normalizedσ

Chip No.

σ'RND

σ'SYS

0 1 2 3 4 5 6 7 8

0 11 2 3 4 5 6 7 8 9 102 3 4 5 6 7 8 9 10

Normalizedσ

Chip No.

σ'RND

σ'SYS

0 1 2 3 4 5 6 7 8

0 11 2 3 4 5 6 7 8 9 102 3 4 5 6 7 8 9 10

Normalizedσ

Chip No.

σ'RND

σ'SYS

0 1 2 3 4 5 6 7 8

0 11 2 3 4 5 6 7 8 9 102 3 4 5 6 7 8 9 10

8 7 6 5 4 3 2 1 0

Normalizedσ

Chip No.

σ'RND

σ'SYS

0 1 2 3 4 5 6 7 8

0 11 2 3 4 5 6 7 8 9 102 3 4 5 6 7 8 9 10

8 7 6 5 4 3 2 1 0

Normalizedσ

Chip No.

σ'RND

σ'SYS

0 1 2 3 4 5 6 7 8

0 11 2 3 4 5 6 7 8 9 102 3 4 5 6 7 8 9 10

8 7 6 5 4 3 2 1 0

Normalizedσ

Chip No.

σ'RND

σ'SYS

1^st-metal Resistance

2^nd-metal Resistance

3^rd-metal Resistance

Line/space pattern :

L/S = 0.2μm/0.2μm, L = 100μm

Wide line :

W = 1μm, L = 100μm 8

7 6 5 4 3 2 1 0

8 7 6 5 4 3 2 1 0

8 7 6 5 4 3 2 1 0

図3.20 配線層抵抗のばらつき特性