電気通信大学大学院電気通信学研究科博士（工学）の学位申請論文

(1)

ナノスケール誘電特性評価手法の開発とその半導体/酸化物薄膜界面系への応用

涌井貞一

電気通信大学大学院電気通信学研究科博士（工学）の学位申請論文

２０１０年３月

(2)

ナノスケール誘電特性評価手法の開発とその半導体/酸化物薄膜界面系への応用

博士論文審査委員会

主査中村淳准教授

委員名取晃子教授

委員野崎真次教授

委員一色秀夫准教授

委員阿部浩二教授

(3)

著作権所有者涌井貞一

２０１０

(4)

Evaluation method of the nanoscale dielectric constant : Application for the semiconductor/insulator interfaces

Sadakazu Wakui

Abstract

In the past few decades, scaling down of the metal-oxide-semiconductor device has required drastic reduction of the oxide thickness in gate

dielectric stacks of SiO

2

, and the thickness faces a physical limit. To break through the limitation, a higher dielectric constant (high-k) oxide attracts much attention as a candidate of alternative materials for SiO

2

. High-k gate dielectrics provide higher effective capacitance, hence allowing thicker films to reduce the tunneling current. I focus the dielectric properties of the gate dielectric stacks and the interfaces of the semiconductor/oxide films. I have developed the new evaluation method of the local dielectric constant.

I have applied the method to the SiO

2

films, the SiO

2

/Si interface systems, and the HfO

2

films. In the SiO

2

(quartz) films, the dielectric

constant hardly depend on the film thickness and the effect of the surface for the local dielectric constant is very small. I have also evaluated the local dielectric constant near the oxygen vacancy. The local dielectric constant become larger than that of the ideal film near the oxygen vacancy. For the Si/SiO

2

interface models, I adopted the quartz/Si(001) and tridymite/Si(001) interfaces. I have revealed that the local dielectric constant changes

abruptly in the vicinity of the SiO

2

/Si(001) interfaces. For the HfO2 films,

we adopted the cubic and the tetragonal phase for the model structure. In

the H-terminated HfO

2

films, the dielectric constant is hardly depend on

the film thickness. However, the local dielectric constant of the HfO

2

films

are depend on the local structure of the film.

(5)

ナノスケール誘電特性評価手法の開発とその半導体／酸化薄膜界面系への応用

涌井貞一

概要

MOS(Metal-Oxide-Semiconductor)デバイスは半導体産業において最も重要な素子であり、集積回路の素子密度増加による機能向上、素子サイズの縮小による高速化の目的で微細化が進められてきた。2009年現在、最新の製品に搭載されているMOSトランジスタの大きさは45nmとなっており、原子レベルでの物性評価が必要な時代に突入した。MOSデバイスは半導体・絶縁酸化膜・金属電極から構成されており、トランジスタ動作させる上で、絶縁酸化膜の電気容量の大きさが極めて重要となっている。スケーリング則に従ったまま、ある設定値以上の絶縁膜の電気容量を得るにはさらなる薄膜化が必要となるが、それに伴って電子のトンネリングによる漏れ電流が無視できなくなる。現在主流となっているSi基板とSiO

2

酸化膜を用いたMOSトランジスタの膜厚は1.2nm程度となっており、SiO

2

薄膜を使った微細化は物理的にも漏れ電流の大きさという点でも限界に近づいている。膜厚を保ちながら電気容量を確保するためには SiO

2

薄膜よりも誘電率の大きな材料に置き換えればよく、代替材料としてHf系の酸化膜が有望視されている。

一方、Si基板とSiO

2

薄膜の界面近傍ではSiO

2

側の誘電率がバルクの誘電率を示さず大きくなることが予測されている。そこで、極薄酸化膜や半導体／酸化膜界面近傍の誘電率を原子レベルに遡って評価することが、ナノサイズのMOSデバイスを解析する上で必要となる。他方、物性物理の分野でも強誘電体や絶縁膜の誘電特性を明らかにするために、誘電率、特に分極の理論的評価手法が盛んに研究されている。本研究では、ナノスケールの局所誘電率に焦点をあて、その評価手法の開発を行い、MOSデバイスの誘電特性解析への応用を試みる。

本論文は、6章から構成されている。第1章は研究背景と目的について述べており、

半導体デバイスの微細化の歴史と本研究を行うに至った経緯と意義について記述する。第２章ではMOSデバイスのさらなる微細化を行うに当たって、酸化膜作製時に顕在化する問題点を概説した。その中で、本研究において提唱する局所誘電率という新しい概念が、Si／酸化薄膜界面系の物性評価にどのような役割を果たすのかについても言及した。

第3章では、本研究で開発した外部電界下での第一原理基底状態計算を用いた原子ス

ケールでの局所誘電率評価方法について開発の端緒と経緯、理論の詳細と定式化を述

べた。従来は、静電ポテンシャルの傾きから誘電率を求める方法と、薄膜に誘起され

る双極子モーメントの変化から求める方法があったが、電子分極の寄与のみを考慮に

いれていた。本研究では、新たに半導体デバイスで必要となる格子分極も含めた静的

誘電率評価方法を開発した。また、新たなアプローチとして、電界による誘起電荷密

(6)

度分布からの局所誘電率評価法も提案した。この方法によれば、局所誘電率の3次元分布も評価可能であることを示した。

第4章では、開発した局所誘電率評価手法をSiO

2

超薄膜、Si(001)/SiO

2

界面系に応用して得られた結果を述べている。SiO

2

薄膜のモデルとしてはquartz構造を仮定し、局所誘電率の評価を行った。SiO

2

薄膜においては誘電率は面方位、歪みの影響をほとんど受けないことが明らかになった。また、誘電率の膜厚依存性を調べたところ、誘電率は膜厚によらずほぼ一定で、わずか2分子層厚の極薄薄膜についてもバルクの誘電率を再現することが分かった。MOSデバイスの絶縁膜中に存在する主な欠陥の一つとして酸素欠損があげられることから、酸素欠陥近傍の局所誘電率も評価した。電子分極・格子分極の大きさは欠陥近傍で増加すること、それが欠陥近傍の化学結合状態変化に由来することを明らかにした。

さらに、本研究で開発した手法をSiO

2

/Si(001)界面近傍の局所誘電率分布評価に適用した結果も述べている。現実のMOSデバイスで用いられるSiO

2

薄膜は、熱酸化処理によって作製されるので通常アモルファス化しているが、ごく超薄膜のSiO

2

/Si界面近傍では、結晶相が存在することが確認されている。そこで、SiO

2

構造モデルには

tridymite、cristobaliteの結晶構造を仮定した。原子レベルで急峻な理想界面近傍においては局所誘電率も急峻に変化していることが分かった。より詳細に変化領域を調べたところ、SiO

2

側では1分子層程度でバルクの誘電率に収束しているのに対し、Si基板側では、変化領域の幅が3原子層程度の広がりをもっていた。これは、それぞれの相における電界誘起電荷密度の空間的広がりの違いを反映してる。界面モデルに対しても、界面付近の酸素原子欠損が局所誘電率に及ぼす影響について調べた。酸素欠損に起因する状態はSi基板側に広がっており、これに対応して電子分極の大きさもSi基板側で少し増加していることが分かった。一方、SiO

2

側では酸素欠損の影響をほとんど受けず、理想界面の誘電率分布からほとんど変化しないことが分かった。

第5章では、本誘電率評価手法をhigh-k材料として最も注目されているHfO

2

超薄膜系に適用し、理想薄膜、酸素欠損薄膜について局所誘電率評価を行った。誘電率に与える表面の影響はSiO

2

同様に小さかったが、格子歪みや結晶構造の種類によって誘電率は大きく変わる事が分かった。HfO

2

薄膜の酸素欠損近傍の光学的誘電率はSiO

2

薄膜同様に酸素欠損近傍で増加していたが、格子分極はほとんど欠損の影響を受けないことが分かった。イオン性が強い結晶であるHfO

2

薄膜においてはHf原子の周りの原子配置の変化が誘電特性に与える影響が極めて大きいことが明らかになった。

第6章で、本研究を総括し、本研究で得られた成果が半導体デバイス分野にどのよう

に貢献できるかについて述べた。本研究により開発された局所誘電率評価手法を用い

ると、局所的な構造と局所的な誘電率のつながりを明らかにでき、今までは見えてこ

なかった分極の起源を明らかにすることが可能であることを示した。これは、局所誘

電率という新しい概念からの物質設計を可能にし、デバイス特性改善のための指針を

示すことができる。さらには局所誘電率評価という視点から、任意の誘電率分布をも

つ物質の構造を提案することが可能であり、光学分野ににも応用可能な新規デバイス

開発の一助となることが期待される。

(7)

図目次

1.1 世界の半導体売上高の月ごとの推移／集積回路に搭載されるトランジスタ数とMPUの動作

周波数の推移 . . . 4

1.2 MOSFETの構造 . . . 5

1.3 等価酸化膜厚(EOT)とゲートリーク電流の関係 . . . 5

2.1 MOSダイオードの模式図． . . . 8

2.2 ゼロバイアス時における理想的MOSダイオードのバンドダイアグラム . . . 9

2.3 . . . 9

2.4 MOSFETの模式図 . . . 10

2.5 界面のトラップ電荷・酸化膜中の電荷. . . 11

2.6 Si/SiO2界面における界面準位密度 . . . 11

2.7 Si基板とのバンドオフセット . . . 13

2.8 等価酸化膜厚とリーク電流の関係 . . . 13

2.9 誘電率の周波数依存性 . . . 14

2.10 双極子モーメントによる物質の電気分極 . . . 15

2.11 SCMの構造 . . . 17

2.12 SiO2薄膜のSCM像 . . . 17

2.13 GiustinoとPasquarelloよって求められたSiO2/Si(001)界面系の誘電率 . . . 18

2.14 ShiとRamprasadによって求められたSiO2薄膜、SiO2/Si(001)界面系の誘電率分布 . . . 18

2.15 ShiとRamprasadによって求められたHfO2薄膜、HfO2/Si(001)界面系の誘電率分布 . . . 19

3.1 スーパーセルモデルの例 . . . 23

3.2 外部電界印加時のスラブ内外の電束密度と電界 . . . 23

3.3 無電界下での面平均静電ポテンシャルと双極子層が作る静電ポテンシャル . . . 25

3.4 7ML SiO2(β-quartz)薄膜の面平均静電ポテンシャル . . . 26

3.5 7ML SiO2(β-quartz)薄膜の面平均静電ポテンシャル差 . . . 27

3.6 7ML SiO2(β-quartz)薄膜の電子の誘起電荷密度 . . . 29

3.7 7ML SiO2(β-quartz)薄膜の電子・格子の誘起電荷密度 . . . 29

3.8 7ML SiO2(β-quartz)薄膜の誘起電荷密度(格子緩和の有無による違い) . . . 30

3.9 7ML SiO2(β-quartz)薄膜の表面垂直方向の電界分布(格子緩和の有無による違い) . . . 31

3.10 7ML SiO2(β-quartz)薄膜の局所誘電率分布 . . . 31

3.11 7ML SiO2(0001)薄膜に外部電界を印加したときの電子密度を積分した値 . . . 32

3.12 双極子モーメントから計算した7ML SiO2(0001)薄膜の分極 . . . 33

3.13 DM法により求められた7分子層厚のSiO2(0001)薄膜の局所誘電率分布 . . . 33

3.14 β-quartz(0001)薄膜(5分子層厚)の構造と中心酸素層の位置 . . . 34

3.15 β-quartz(0001)薄膜(5分子層厚)の中心酸素層での面内誘起電荷密度分布と電位分布 . . . 35

3.16 β-quartz(0001)薄膜(5分子層厚)の中心酸素層での面内電界分布. . . 35

3.17 β-quartz(0001)薄膜(5分子層厚)の中心酸素層での面内局所誘電率分布 . . . 36

(11)

4.1 SiO2結晶の相図 . . . 37

4.2 α-quartz(P3221)の結晶構造 . . . 38

4.3 α-quartzのバンド構造 . . . 39

4.4 α-quartzにおける伝導帯端(Γ点)の確率密度 . . . 39

4.5 α-quartzにおける価電子帯端(A点)の確率密度 . . . 40

4.6 β-quartzの結晶構造 . . . 40

4.7 . . . 40

4.8 α-quartzにおける伝導帯端(Γ点)の確率密度 . . . 41

4.9 α-quartzにおける伝導帯端(A点)の確率密度 . . . 41

4.10 α-,β-quartzのフォノンバンド構造 . . . 42

4.11 α-cristobaliteの結晶構造. . . 43

4.12 α-Cristobaliteのバンド構造 . . . 43

4.13 β-cristobaliteの結晶構造 . . . 43

4.14 Tridymiteの結晶構造. . . 44

4.15 Tridymiteのバンド構造 . . . 44

4.16 β-quartz (0001)薄膜の面方位と1分子層(ML)の定義. . . 45

4.17 2MLα-quartz (0001)薄膜の結晶構造とスーパーセル . . . 46

4.18 2MLα-quartz (0001)薄膜のバンド構造 . . . 46

4.19 2MLα-quartz (0001)薄膜の局所誘電率分布 . . . 47

4.20 2MLα-quartz (0001)薄膜のバンド端の確率密度. . . 48

4.21 2MLβ-quartz (0001)薄膜の結晶構造とスーパーセル . . . 49

4.22 2MLβ-quartz (0001)薄膜のバンド構造. . . 49

4.23 2MLβ-quartz (0001)薄膜の局所誘電率分布 . . . 49

4.24 7MLα-quartz (0001)薄膜の結晶構造とスーパーセル . . . 50

4.25 7MLα-quartz (0001)薄膜のエネルギーバンド構造 . . . 50

4.26 7MLα-quartz (0001)薄膜の価電子帯端と伝導帯端の確率密度 . . . 51

4.27 7MLα-quartz (0001)薄膜の局所誘電率分布 . . . 51

4.30 α-quartz (0001)薄膜のバンドギャップの膜厚依存性 . . . 53

4.31 β-quartz (0001)薄膜のバンドギャップの膜厚依存性 . . . 54

4.32 α-quartz (0001)薄膜の全エネルギーの膜厚依存性 . . . 54

4.33 β-quartz (0001)薄膜の全エネルギーの膜厚依存性 . . . 54

4.34 α-quartz (0001)薄膜の局所誘電率分布の膜厚依存性. . . 55

4.35 β-quartz (0001)薄膜の誘電率(膜厚依存性). . . 55

4.36 . . . 56

4.37 7ML Si終端β-quartz (0001)薄膜のバンド構造 . . . 57

4.39 4MLβ-quartz (1100)薄膜のバンド構造. . . 58

4.41 4MLα-,β-quartz (0001)薄膜の局所誘電率分布 . . . 59

4.42 5MLβ-quartz (0001)薄膜の中心に酸素欠損を導入した薄膜の結晶構造とスーパーセル. . . 59

4.43 5MLβ-quartz (0001)薄膜の中心に酸素欠損を導入した薄膜の局所誘電率分布 . . . 60

4.44 5MLβ-quartz (0001)薄膜の中心に酸素欠損を導入した薄膜の酸素欠損層面内の局所誘電率分布 . . . 60

4.45 5MLβ-quartz (0001)薄膜の中心に酸素欠損を導入した薄膜のエネルギーバンド構造 . . . . 61

(12)

4.46 5MLβ-quartz (0001)薄膜の中心に酸素欠損を導入した薄膜の価電子帯端・伝導帯端の確率

密度 . . . 61

4.47 Si(001)基板のLayer-by-Layer酸化 . . . 62

4.48 Si/SiO2界面近傍での結晶化 . . . 62

4.49 Si/SiO2界面近傍でのSi原子の酸化状態 . . . 63

4.50 Si(001)基板上のSiO2構造の安定性. . . 63

4.51 SiO2(quartz)/Si(001)界面モデル . . . 64

4.52 SiO2/Si(001)界面モデルにおけるSiO2の結合長・結合角 . . . 64

4.53 SiO2(quartz)/Si(001)界面近傍の局所誘電率分布. . . 65

4.54 SiO2(tridymite)/Si(001)界面近傍の局所誘電率分布 . . . 66

4.55 SiO2(quartz)/Si(001)界面モデルの誘起電荷密度分布 . . . 66

4.56 SiO2(quartz)/Si(001)欠陥界面モデルの局所誘電率プロファイル . . . 67

4.57 SiO2(quartz)/Si(001)欠陥界面モデルのバンド構造 . . . 67

5.1 c-HfO2の結晶構造 . . . 70

5.2 . . . 70

5.3 c-HfO2のフォノン分散関係 . . . 71

5.4 t-HfO2の結晶構造 . . . 71

5.5 . . . 71

5.6 t-HfO2のフォノン分散関係 . . . 72

5.7 m-HfO2の結晶構造. . . 72

5.8 水素終端8MLc-HfO2(001)薄膜の構造とスーパーセル . . . 73

5.9 8MLc-HfO2(001)薄膜のバンド端の確率密度 . . . 73

5.10 . . . 74

5.11 2MLc-HfO2(001)薄膜の構造とスーパーセル . . . 74

5.12 2MLc-HfO2(001)薄膜の誘電率分布の膜厚依存性 . . . 75

5.13 c-HfO2 (001)薄膜の誘電率分布の膜厚依存性 . . . 76

5.14 . . . 76

5.15 . . . 77

5.16 . . . 77

5.17 歪みc-HfO2 (001)薄膜の誘電率分布の膜厚依存性 . . . 78

5.18 酸素欠損9ML HfO2 (001)薄膜の構造とスーパーセル . . . 78

5.19 酸素欠損9ML HfO2 (001)薄膜の局所誘電率分布 . . . 79

5.20 酸素欠損10ML HfO2(001)薄膜の局所誘電率分布 . . . 79

A.1 7MLβ-quartz(0001)の局所誘電率のσ依存性 . . . 83

A.2 7MLβ-quartz(0001)の静的局所誘電率のσ依存性. . . 84

A.3 7MLβ-quartz(0001)薄膜の双極子モーメント・原子にかかる力 . . . 85

A.4 7MLβ-quartz(0001)薄膜の外部電界による原子変位. . . 86

A.5 水素終端9MLc-HfO2(001)薄膜の双極子モーメント・原子にかかる力 . . . 87

A.6 水素終端9MLc-HfO2(001)薄膜の外部電界による原子変位 . . . 88

A.7 α-quartz結晶の全エネルギーの平面波カットオフエネルギー、サンプルk点依存性. . . 89

A.8 c-HfO2結晶の全エネルギーの平面波カットオフエネルギー依存性 . . . 90

(13)

表目次

2.1 定電界スケーリングと定電圧スケーリング . . . 11

2.2 ゲート絶縁膜候補の物性を比較(Ref. [77], Table Iより抜粋) . . . 12

4.1 SiO2の結晶構造と構造パラメータ. . . 38

4.2 α-quartz結晶の構造パラメータ . . . 39

4.3 Quartz結晶の誘電率 . . . 42

4.4 2MLα-quartz (0001)薄膜における各原子のBorn有効電荷、電界による原子変位 . . . 47

4.5 2MLβ-quartz (0001)薄膜における各原子のBorn有効電荷、電界による原子変位 . . . 50

4.6 7MLα-quartz (0001)薄膜における各原子のBorn有効電荷、電界による原子変位 . . . 52

4.7 quartz薄膜の有効誘電率 . . . 56

4.8 酸素欠損5ML SiO2(0001)薄膜の有効電荷・原子変位 . . . 61

5.1 HfO2の結晶構造と構造パラメータ . . . 69

5.2 HfO2結晶の誘電率 . . . 72

5.3 2MLc-HfO2のBorn有効電荷と原子変位. . . 75

5.4 HfO2薄膜の有効誘電率 . . . 76

5.5 酸素欠損HfO2薄膜の有効電荷、電界による原子変位． . . . 80

B.1 . . . 91

C.1 2MLα-quartz(0001)薄膜の座標 . . . 92

C.2 2MLβ-quartz(0001)薄膜の座標 . . . 92

C.3 酸素欠損5MLβ-quartz(0001)薄膜の座標 . . . 93

(14)

第 1 _{章序論}

1.1 はじめに

半導体産業は1970年代のマイクロプロセッサの登場に始まり、2009年現在では年間2000億ドル規模の市場となっている(図1.1に半導体売上の月ごとの推移を示した)。半導体産業は、世界で最も大きな産業である電子産業や自動車産業の基礎にもなっており、半導体デバイスの性能向上が行われれば、産業の発展に大きく貢献することが可能である。

0 50 100 150 200 250

1976 Mar. 1985 Jan. 1995 Jan. 2005 Jan. 2009 Oct.

Worldwide Japan

10¹⁰

1970 1975 1980 1985 1990 1995 2000 2005 2010

Year

Number of Transistors Clock 10⁹

10⁶ 10⁸ 10⁷

10⁵ 10⁴ 10³

Number of Transistors

10¹⁰ 10⁹

10⁶ 10⁸ 10⁷

10⁵ 10⁴ 10³

Clock Frequency(Hz)

図 1.1: 世界の半導体売上高の月ごとの推移(SIA発表[66])．(右)集積回路に搭載されるトランジスタ数と MPUの動作周波数の推移 [30]．

半導体デバイスは微細化することにより、高集積化が可能になるだけでなく、デバイス自体の高速化・省電力化も可能となる。そのため、集積回路が開発されて以来、急速な勢いで微細化が進んでいる。1971年に発表された米Intel社のマイクロプロセッサ「4004」は2,300個のトランジスタで構成されており、動作

周波数が108kHzだったのに対し、2009年発表のマイクロプロセッサ「Core^TM i7」は8億個以上のトラ

ンジスタを搭載し、動作周波数3GHz以上を実現している(図1.1右)。一方、トランジスタサイズは、1971 年に10µmだったのに対し、2009年現在は45nm程度にまで微細化されている。

これらの半導体デバイスのほとんどは、シリコンを高温で熱酸化することにより上質な酸化膜が得られるという理由により、シリコン基板を使ったMOSFET(Metal Oxide Semiconductor Field Effect Transistor) から構成されている。そのため、シリコンベースのMOSFET製造技術の進歩が微細化、高性能化を進める上で重要となる。

MOSFET(図1.2)はゲートに印加するバイアスを制御することによって、ソース-ドレイン間の電流を制

御するスイッチング素子であり、Si基板とゲート電極の間には、極薄のSiO2による絶縁膜が挟まれている。

ゲート絶縁膜はゲート電極に印加された電界によりSi基板表面に伝導チャネルを形成し、キャパシタとしての役割を果たしている。微細化によりゲート電極の面積が小さくなると、静電容量が下がるため、ゲート絶縁膜をより薄くする必要がある。現在、最先端のプロセッサーに使われているMOSFETのゲート長は

45 nm程度の大きさであり、ゲート絶縁膜の膜厚は1.2 nm程度(約5SiO2層分)となっている。また、膜

厚が数nm程度になってくると、電子のトンネルによるリーク電流が絶縁膜中に流れるため、消費電力が非常に大きくなるという問題も顕在化する(図1.3)。また、SiO2分子が1つ分(2˚A程度)以下の薄膜化は不可

(15)

図 1.2: MOSFETの構造(Ref. [65] Fig. 1)。

能なので、これ以上の微細化を行うと物理的な限界を迎える事になる。このようにデバイスサイズがナノスケールの領域に突入すると、今までの連続体近似による理論解析が不可能となり、量子論に基づいた解析が必要不可欠となることを意味している。

また、微細化の限界が近づき、今までのようにスケーリングだけでは性能向上が見込めなくなっており、

MOSFETに変わる新しいスイッチング素子への移行、もしくはチャネルやゲート絶縁膜をより最適な材料

に置き換えることが必要となる。しかし、MOSを越えるスイッチング素子は現在は存在せず、MOSデバイスの構成材料を変更することや、デバイス構造の最適化により性能向上が試みられている。

図 1.3: 等価酸化膜厚(EOT)とゲートリーク電流の関係(Ref. [28] Fig. 1(a))。

Si基板上に高温熱酸化処理をする事により良質の薄膜が作製できることから、SiO2薄膜は長年ゲート絶縁膜として利用されてきた。しかし、SiO2薄膜の代わりに誘電率の大きな(high-k)材料を利用できれば、

静電容量を保ったまま膜厚を厚くすることが可能となる。よって、SiO2の代替としてhigh-k材料を使うと、

実際の膜厚ではなく、SiO2に対する等価絶縁膜厚(EOT; Equivalent Oxide Thickness)、

EOT = $SiO2

$high−k

thigh−k, (1.1)

を薄くすることで、デバイス性能の向上が可能となる。すでにIntel社は2007年に、この指針に従ってHf系の酸化膜をゲート絶縁膜に用いたMOSFETを搭載したプロセッサーを製品化している。しかし、Si/SiO2

界面以外の界面系について、本格的な研究は始まったばかりである。従って、high-k絶縁膜の超薄膜における誘電特性、表面効果の影響、半導体との界面近傍での誘電率の詳細は、まだ十分に理解されていない。

(16)

また、一般的に測定されるアモルファス薄膜の誘電率は、様々な局所的構造の平均値となっており、局所構造に対応した誘電率を調べることは困難である。

誘電特性に対する理解はMOSデバイスの解析のみならず、物性物理の分野においても長年興味を持たれ、研究が続けられている。特に分極について昔から議論が行われており、様々な電磁気学の教科書で記述されている、「微視的な電気双極子モーメントの体積平均」として定義される分極は、平均操作を行う体積の大きさ、という点で任意性が含まれているために分極の定義としては不適切だという認識が広まってき

ている [55]。この問題は、電子分布のように空間的に広がりをもつ電荷の分極を考えるときに顕著に表れ

る。たとえば、ローレンツ電場やClausius-Mossotiモデルを使った解析では、電子が原子核近傍に局在することによって双極子が形成されていると仮定されているが、共有結合では電子が原子間に広がりをもっているのでこのような局在モデルは成り立たない。原子レベルでの分極を明らかにするには、新しい考えに基づく分極の定義が必要となっている。King-Smith、VanderbiltらはBerry位相の考えを用いて、バルク結晶のような周期系の分極を定義することで、誘電体の分極を解析するのに成功している ??。さらには、

high-k絶縁膜の候補材料であるHfO2結晶やZrO2結晶に対しても誘電特性の評価を行っている[80, 81]。

一方、Pasquarelloらは分極の定義自体は従来の電磁気学の考え方からは変えないまま、Wannier関数を用いることで電子の分極を計算する方を提案し、これらをSi/SiO2界面系に適用した[17, 16, 15]。これは、

対称とする系に外部電界を印加した時のWannier関数の重心のずれを誘起電荷と見なし、本来広がりのある電子分布を、局在した点電荷の分極として計算する方法である。電子と原子核が共に点電荷同様に扱えるならば、場所ごとの双極子モーメントを明確にすることが出来るので、場所ごとの局所分極、場所ごとの局所誘電率を評価することが可能となる。

その他の方法として、光学的な性質としてのバルク結晶の誘電率は線形応答の理論に基づき、各バンド間の遷移を考えることで計算することも可能である。しかしこの方法では非周期系の光学的誘電率や場所ごとの局所的な誘電率は議論することが出来ない。また、摂動論を用いた密度汎関数理論に基づいた力定数と有効電荷の計算から、誘電率の格子分極の寄与を求める方法もGonzeによって提案されている ??。

これらの誘電率評価手法は、周期系にしか適用できなかったり、古典的な電磁気学の考え方と直結していないため解釈が複雑であるという問題点が挙げられる。電磁気学の考え方と直結して直感的に理解可能な方法や、非周期系に適用可能でかつ、場所ごとの局所的な誘電率を評価可能な新しい局所誘電率評価方法が提案できれば、古典電磁気学の範囲で動作するMOSデバイスの誘電特性解析に多大な貢献をすることが期待できる。

1.2 目的

本研究では、原子スケールでの物質設計を行うために必要となる誘電率の強力な理論的解析手段として、

第一原理計算を用いた局所誘電率の評価方法の開発を目的とする。特にMOSデバイスの性能を評価する上で重要となる酸化膜や、Si基板と酸化膜界面、酸素欠損近傍の局所誘電率分布に焦点をあて、本誘電率評価手法を応用することで解析を進める。

1.3 本論文の構成

本論文は、第一原理基底状態計算を用いた局所誘電率分布の評価手法開発とその応用についてまとめた学位論文である。本章に続き、第2章ではMOSデバイスにおける酸化膜や半導体／酸化膜界面近傍の誘電率評価の重要性、誘電率評価方法における現在までの経緯を述べた。第3章では、表面・界面系の局所誘電率評価を行うための評価方法として、本研究で用いる第一原理計算の概要と開発を行ってきた誘電率評価手法についての詳細を説明する。第4章では、SiO2バルク結晶の電子状態を議論した後にSiO2薄膜について本局所誘電率評価手法を適用し得られた成果について報告する。理想的な超薄膜についての表面効

(17)

果、表面終端、薄膜の面方位と局所誘電率の関係について述べ、薄膜中の欠陥モデルとして酸素欠損を含む薄膜について考え、局所誘電率への影響を議論した。最後に、Si/SiO2界面系へも本評価手法を応用し、界面近傍の局所誘電率分布を明らかにすると共に、理想界面と酸素欠損界面での違いについて議論した。第5 章はHfO2超薄膜について本評価手法を適用し、得られた成果について報告する。HfO2の誘電率は結晶構造によって大きく異なり、薄膜モデルについても表面や歪みによる構造の変化が局所誘電率にどのように影響を与えるのかを議論する。そして、最後には本研究によって得られた結論と工学における重要性について述べる。

(18)

第 2 _章 MOS 用ゲート酸化膜の誘電率

MOS(Metal Oxide Semiconductor)デバイスは集積回路における最も基本的な素子であり、さらなる性

能向上を目指すには微細化によって顕在化する問題点を明らかにする必要がある。本章では、MOSデバイスの概略とゲート絶縁膜の微細化限界により必要となってくる高誘電率(high-k)材料の選択、MOSデバイスの動作に重要となるSi基板と絶縁膜界面における欠陥の影響について説明する。また、high-k材料を評価するにあたって必要となる誘電率の評価方法と現在までに行われてきた研究報告について解説し、最後に残された課題と本研究の位置づけについて述べる。

2.1 MOS ダイオード

MOSデバイスは1960年にAtallaらにより実現された[34]。CMOS(Complementary MOS)を使ったスイッチング素子はバイポーラトランジスタに比べ、微細化が容易で消費電力が少ないため、集積回路において最も重要なデバイスとなっている。一般的にはMIS(Metal Insulator Semiconductor)構造であるが、

実際には半導体基板としてSi、絶縁膜としてSiO2が使われてきたので、MOSダイオードについての理論を以下に述べる。図2.1にMOSダイオードの模式図を示す。金属電極が基板に対して正の電圧をかけられ

Si substrate Oxide film

Metal

図2.1: MOSダイオードの模式図．

ているときに正バイアス(VG >0)とし、負の電圧が印加されている場合は負バイアス(VG <0)とする。

VG= 0において理想的なp形半導体MOS構造のバンドダイアグラムを図2.2に示した。

この場合には、金属と半導体の仕事関数φmとφsが一致しており、

φms=q(φm−φs) = 0, (2.1)

フェルミ準位が金属と半導体で同じとなり、電極と基板表面間に電位差が現れない(フラットバンド)。また、絶縁膜の抵抗は無限大として電流は膜中を流れないと仮定する。

まず、図2.2に示したp形MOS構造に負のバイアスを加える場合(VG<0)を考える。この場合、ゲート電極側のポテンシャルが上がるため、図2.3のようにバンドダイアグラムが変化する。この場合、バイアスによりバンドが曲がり半導体表面には余剰キャリアが誘起される。よってp-形半導体表面には正孔が蓄積する。逆に、正のバイアス(VG>0)を加えると、半導体表面のバンドは下に下がり、キャリアは半導体

(19)

qφ^m

EF

Ev Ec Ei qχ

qφ^s

図 2.2: ゼロバイアス(VG= 0)時における理想的MOSダイオードのバンドダイアグラム。φm、φs、χはそれぞれ金属の仕事関数、半導体の仕事関数、電子親和力である。EF、Ec、Ev、Eiはそれぞれフェルミ準位、伝導帯端の準位、価電子帯端の準位、真性フェルミ準位を示す。

内部に追いやられる。このように半導体表面近傍でキャリアが枯渇している状態は空乏と呼ばれる。電子密度nは、

n=niexp!EF−Ei

kT

"

, (2.2)

として与えられる。バンドが下へ曲がることによりEiがEF より小さくなると、電子密度は増大し正孔密度は減少する。半導体絶縁膜界面の電子密度が正孔密度よりも大きくなると、p形基板がn形半導体のようにふるまう反転状態となる。更にバイアス電圧を増加させると、電子密度が基板のドーピング濃度に等しくなり、閾値電圧VTIが

VTI= 2φF+qNAlDm

Cox

, (2.3)

の時に強い反転が起こる。lDm は強い反転時の空乏層の厚さ、Cox はゲート酸化膜の電気容量である。

MOSFETでは半導体表面で強い反転を起こすことによってスイッチング動作を実現している。

qφ^m

EF

Ev Ec

Ei qχ

qφ^s

VG

EFEF Ev

Ec Ei qχ

VG

EF

図 2.3: 負バイアス(VG<0)、正バイアス(VG >0)時における理想的MOSダイオードのバンドダイアグラム。EF、Ec、Ev、Eiはそれぞれフェルミ準位、伝導帯端の準位、価電子帯端の準位、真性フェルミ準位を示す。

(20)

2.2 MOSFET

MOSFET(MOS Field Effect Transistor)は、ゲートバイアスを制御してドレインソース間の電流を制御するデバイスである。図2.1にMOSFETの模式図を示した。ゲートバイアスが一定値以下では、ドレイン- ソース間はn−p−n接合となっており、逆方向に電圧がかかったp−n接合と同様である。ここで、強い反転を起こすようなバイアスを加えると、半導体表面近傍はn−領域となりn+-n−-n+接合が出来るのでドレイン-ソース間に電流を流すことができる。MOSFETの理論的解析は理想的なMOSダイオードである

p-Si substrate Oxide film

n+ n+

Gate

Source Drain

図2.4: MOSFETの模式図．

こと、ドリフト電流のみを考慮すること、ドレイン電圧(VD)はゲートバイアス(VG)くらべて十分小さい

こと(グラデュアルチャネル近似)を条件として行われる。

ドレイン電流(ID)はVD=VP =VG−VT の時に飽和し、その時の電流ID,satは、

ID,sat= W

2LµCox(VG−VT)², (2.4)

となり、相互コンダクタンスgmは

gm=µW

LCoxVP =2ID,sat

VP

, (2.5)

と表すことができ、このような形で酸化膜による容量Coxがデバイスパラメータに寄与している。

2.2.1 Si/ 酸化膜界面もしくは酸化膜中の電荷

ここまでは理想的なデバイスについて議論を行ってきたが、ここでは実際のデバイスにおいて重要な半導体(Si)／酸化膜(SiO2)界面と薄膜中の電荷について述べる。

図2.5に示すように、半導体／絶縁膜界面に界面状態としてトラップが存在したり、酸化膜中に電荷が捕獲されると、バンドギャップ中に準位が生じ絶縁性が下がったり、フラットバンド電圧をシフトさせたり、

MOSダイオードのC-V特性にヒステリシスを生じさせる原因となる。Si/SiO2界面系においては、アニーリング方法と適切な面方位を選ぶ事によって界面準位密度を10¹⁰/cm²·eV程度まで低くする事が可能であ

り(図2.6)、このために長年他の半導体材料は使われず、Si/SiO2系によるデバイスが作製されたきた。

2.3 _{スケーリング則}

MOSデバイスの微細化はある一定の規則に従って行われる。表2.1に電界、電圧を一定にしながらデバイスサイズを縮小した時の各パラメータの変化を示した。まず、電圧を一定にした1/αの微細化を考えると、遅延速度は改善されないばかりでなく、消費電力がα倍になってしまうことが分かる。一方、電界を一定にしたスケーリングを考えると、微細化によって消費電力、遅延時間が少なくなる。これは、デバイスサイズを縮小しても短チャネル効果の影響をなるべく少なくする方法でもあり、定電界スケーリングと呼ば

(21)

図 2.5: 界面のトラップ電荷・酸化膜中の電荷．(Ref. [67])

図2.6: Si/SiO2界面における界面準位密度．(Ref. [76] Fig.3)

表 2.1: 定電界スケーリングと定電圧スケーリング定電界定電圧 Device Dimensions(tox, L, W) 1/α 1/α

Doping Concentration α α

Supply Voltage 1/α 1

Current(I) 1/α α

Gate Capacity(Cox) 1/α 1/α Power Consumption 1/α² α

Delay(tau) 1/α 1

れている[10]。しかし、実際のデバイスにおいては電源電圧、閾値電圧等の電圧要素を任意には縮小できな

(22)

いため、デバイス内の電界は縮小するに従って増大している。本研究ではゲート絶縁膜に注目し、スケーリングによる影響をみてみると、絶縁膜の電気容量は1/αに減少することが分かる。ゲート絶縁膜が超薄膜化し、デバイス内部での電界強度が増加すると、電子のトンネルによるリーク電流が集積回路全体の消費電力を増大させてしまう。このリーク電流は膜厚が3nm以下になると無視できなくなるということが知ら

れている[68]。また、MOS(2.1)の構造上、スケーリングによる微細化の限界はゲート絶縁膜

2.4 ゲート絶縁膜材料

SiO2薄膜は、Si基板を高温で熱酸化することにより上質な酸化膜が作製できることから、今まではゲート酸化膜の主役であった。しかし、微細化の限界により電気容量が確保できなくなったこと、トンネル電流による消費電力が無視できなくなったことにより、SiO2薄膜よりも誘電率の大きな材料に置き換えることが必要となっている。ゲート絶縁膜としてのSiO2薄膜を置き換えるには、以下の条件を満たす必要がある。

• SiO2よりも誘電率が大きい($>>4)

• Si基板上に成膜可能である

• Si/絶縁膜界面での欠陥が少ない

• MOS動作に影響のある固定電荷が少ない

• Si絶縁膜界面が熱的に安定である

• バンドギャップが大きく、Siとのバンドオフセットが大きい(SiO2ではEg= 9eV、CB offset = 3.1eV、

VB offset = 4.8eV)

SiO2代替材料の候補となる酸化物を以下の表に示し、Si基板とのバンドオフセットを図2.7に示した。

表2.2: ゲート絶縁膜候補の物性を比較(Ref. [77], Table Iより抜粋) Dielectric Band gap ∆Ec (eV) Crystal

Material constant (κ) EG (eV) to Si structure(s)

SiO2 3.9 8.9 3.2 Amorphous

Si3N4 7 5.1 2 Amorphous

Al2O3 9 8.7 2.8 Amorphous

Y2O3 15 5.6 2.3 Cubic

La2O3 30 4.3 2.3 Hexagonal, cubic

Ta2O5 26 4.5 1–1.5 Orthorhombic

TiO2 80 3.5 1.2 Tetrag. (rutile, anatase)

HfO2 25 5.7 1.5 Mono., tetrag., cubic

ZrO2 25 7.8 1.4 Mono., tetrag., cubic

Ta2O5や、BaTiO3は、バンドオフセットを考えると絶縁膜としては利用できないことが分かる。Al2O3

は、Si基板上での安定性、バンドギャップの大きさにおいて優れており、非常に良質なSi/Al2O3直接界面も作製されている[22]。しかし誘電率は他の絶縁膜に対してそれほど大きくはないため、短期的にしか使えない代替材料となってしまう。Y2O3も同様に良質な界面が作製されているが[21]、誘電率はそれほど大きくないために既存のSiO2薄膜の成膜設備を置き換えるコストに見合った性能が期待できない。

一方、TiO2は誘電率が非常に大きいため魅力的な材料である。しかしTiO2中のTi原子はTi⁴⁺だけはなく、Ti³⁺としても安定に存在するため酸素欠損を作りやすく、欠陥準位による電流パスが形成されて絶

(23)

図2.7: Si基板とhigh-k絶縁膜のバンドオフセット．(Ref. [57])

縁膜としての機能を果たさなくなると考えられる。TiO2薄膜を利用したMOSFETはCampbellらによって作製されたが[59]、電子の移動度が低く(160cm⁻¹/eV)、界面準位密度も高い(10¹²/cm²eV)こと、そしてPt電極以外ではリーク電流が非常に大きい事が報告された。

このほかに、誘電率が20〜30の材料としてLa2O3、HfO2、ZrO2があげられる。ZrO2とHfO2は化学的に非常に似通った性質をもっており、現在精力的に研究が行われている。しかし、ZrO2はpoly-Si電極との界面にシリサイドを形成しやすく良質なMOS構造を作れないという報告がある[23, 53]。high-k絶縁膜の候補は多かったにも関わらず、ゲート絶縁膜として現時点で最も有望となる材料はLa2O3とLa系酸化膜、HfO2とHfSiO4、HfSiONなどのHf系酸化物しか残らない事になる[73, 45]。

ゲート絶縁膜としてhigh-k材料を利用する理由は、SiO2の薄膜化によるトンネル電流の抑制という目的が大きい事から、リーク電流と等価酸化膜厚(EOT)の関係を図2.8に示した。EOTが1.5nm以下を目指すにはHfO2かLa2O3しか候補がないことが分かる。La2O3については、Si基板上に良質な界面が作製さ

0.5 1 1.5 2 2.5 3

1E-8 1E-6 1E-4 1E-2 1E+0 1E+2

EOT (nm) Leakage current density at 1V (A/cm2)

SiO₂ HfO₂

La₂O₃

(Iwai) Al₂O₃ (Guha) SiO₂N

図2.8: 等価酸化膜厚とリーク電流の関係．(Ref. [58])

れているが、まだ製品レベルでのデバイス実現の目処がたっておらず、さらに数世代先のhigh-k材料として有望視されている[31]。一方、Hf系の酸化膜をゲート絶縁膜に使ったプロセッサーはIntel社により既に製品化されており [30]、さらなるSi/Hf系絶縁膜界面の物性評価が必要不可欠となっている。

(24)

2.5 誘電率の評価

外部電界を与えた時の誘電体の巨視的な電界Eを考えると、誘電体内でEは、外部電界Eextと物質の分極による分極電界EPからなっている。誘電体のガウス則、

#

dSn·(E+ 4πP) =#

dVdivEext (2.6)

により、外部電界Eextと電束密度(D=E+ 4πP)を関係づけられる。常誘電体においては、分極Pは外部電界に比例しており(P =χEe)、P =−EPとなっているので、

D(r) =E(r) + 4πP =ε(r)E(r), (2.7) のように電束密度Dと巨視的電界Eを比例係数εで結びつける事ができる。誘電率は、この比例係数εとして定義され、外部電界によって起こる分極電界の大きさを表す量となっている。また、このことは分極が直接測定される訳ではなく、電界による分極の変化量として測定されることを示している。

2.5.1 光学的誘電率と静的誘電率

ミクロスコピックな分極の起源を考えると、全体の分極は電子による寄与、格子(イオン)による寄与、

極性分子などの永久双極子モーメントによる配向分極から構成されていると考えられる。電子分極は、電界によって電子分布の重心がずれることにより、格子分極は正と負のイオンの重心がずれることにより生じる。一方配向分極は、極性分子からなる液体や気体のように無電界でも永久双極子モーメントが存在する場合、電界によって双極子の向きが揃うことによって生じる。また、分極は外部から印加された電磁界の振動数ωに依存する。図2.9に誘電率の周波数依存性を示した。印加電磁界の振動数が高くなると、素早い

図 2.9: 誘電率の周波数依存性[Ref. [83] Fig.5.10]

電場変化に双極子モーメントの変化が追従できなくなる。配向分極は緩和型分散であり、分極の変化にポテンシャル障壁を伴うので低周波領域のみでしか寄与しない。格子(イオン)による分極は電子よりも質量

(25)

が重いため、10¹³Hz(赤外領域)以上の周波数となると電磁場の変化に追従できなくなる。一方電子分極は、

10¹⁵Hz(紫外領域)程度まで追従することが可能である。それ以上の周波数領域ではこれらの分極は応答で

きなくなり、比誘電率は真空中と同じ1となる。

2.5.2 分極についての理論的解釈

一般的な電磁気学の教科書[84]によると、物質の分極は個々の分子や電子が持つ電気双極子によって説明される。図2.10は、電子・原子核によって作られる微視的な電気双極子モーメントpiをもつ体積V の

V p i

図2.10: 双極子モーメントによる物質の電気分極

試料の例を示したものである。巨視的な電気分極Pは単位体積あたりの双極子モーメントとして定義されるので、

P(r) = 1 V

$pi (2.8)

として分極P(r)が定義される。また、物質中での原子核と電子の作る双極子モーメントを考慮すると分極は、

P = 1 V

%

−e$

ZIRI+#

ρe(r)dr&

, (2.9)

と書くことができる。ここで、第1項は原子核による分極、第2項は電子による分極を示しており、V は分極を考える領域の体積、ZI、RI は各原子の原子番号と位置、ρeは電子密度を表している。しかし、式 2.9は双極子モーメントの平均をとる体積V(実験では試料)に依存するので一意には定まらない。

また、物質中のガウス則の微分形、

∇·P(r) =−ρ(r) (2.10)

から分極を定義する事も可能であるが、適切な境界条件を定められる場合を除き、P 場所に依存しない定数項は任意に定める事ができる。このような任意性のある分極の定義は、周期性をもったバルク結晶内の分極を評価するには不適切であるという指摘が、1974年にMartinによって言及されている[43]。

そこで、いつも分極は外場を与えたときの変化として観測されるということに注目すると分極の変化量

∆P は

∆P =# 1 0

dλdP

dλ, (2.11)

としてλという量が0から1までゆるやかに変化する時の変化量として与えることができる。ここで、λを時間と考えると、dP/dt=j(t)と考えられ、電流密度の時間積分として分極が計算されることに対応している。また、周期構造を考えたとき、電界は周期性を崩すが、定常電流は周期的境界条件を崩さないので、

この考え方に基づき周期系の電子分極は最終的に以下の式で与えられる。

Pel= e

(2π)³Im$

n

#

dk#unk|∇^k|unk$ (2.12)

(26)

unkはn番目の占有状態を表す周期関数となっている。イオンによる分極は従来の点電荷モデルで評価することが可能だということから、このようにして周期系の分極を評価することが可能となっている [37, 55]。

一方、Pasquarelloらは、最大局在Wannier関数wnの重心が電子の平均位置に対応する事を利用して、

広がりのある電子密度を点電荷モデルに対応させた。そして、系に外部電界を印加したときのWannier関数の重心のずれと有効電荷を持った原子の変位から、分極を以下のように定義した [17, 16]。

P_x^el = 2e ω

$

n

∆#wn |x|wn$ (2.13)

P_x^ion = 1 Ω

$

Iα

Z_I,xα^∗ uI,α^! (2.14)

Ωは分極を計算するセルの体積を示している。Z_I^∗、uIはそれぞれ、有効電荷、電界誘起の原子変位を示している。この方法を利用して、Si(001)超薄膜やSiO2(cristobalite)/Si(001)界面近傍の局所誘電特性を明らかにした[17, 16]。

また、線形応答理論を用いて光学的誘電率を求める試みも行われている。しかし、密度汎関数理論に基づく第一原理計算からのアプローチでは、密度汎関数理論が基底状態の理論であること、局所密度近似を使うことによってバンドギャップが過小評価されることから、非占有状態の計算が必要となるこの方法では誘電率が実際よりも大きく評価される。バンドギャップの補正を行う試みもなされているが、この方法によっては局所的な誘電率を明らかにする事は出来ない。

2.5.3 誘電率の測定

誘電率を測定する最も簡単な方法は、電気容量Cの測定を行うことである。薄膜の膜厚dと電極の面積 Aを与えれば、C=$0A/dから$0=Cd/Aとして求めることが出来る。

そのため、薄膜全体の平均的な誘電率を求める事ができても、物質の局所的な構造と結びつけられる、場所ごとの誘電率は求める事ができない。

近年、実験的に誘電率の空間分布を求める方法としてSCM(Scanning Capacitance Microscopy) [3, 47]

が注目されている。SCMの概略図を図2.11に示した。この手法では、誘電率を直接求める事はできないが、静電容量の空間変化(dC/dZ)を求める事ができる。図2.12には、Si基板上のSiO2薄膜表面のAFM

像とSiO2薄膜のdC/dZ分布を示した。

図2.12はSiO2薄膜(1.4nm)のSCM(dC/dV)イメージである。

2.6 誘電率の理論計算による評価

理論計算の立場からの誘電特性評価は、Pasquarello [16]らやVanderbilt [37]らによって精力的に行われている。

バルクの誘電率評価

ZhaoとVanderbiltはamorphous(a-)、monoclinic(m-)、tetragonal(t-)、cubic(c-)HfO2結晶の誘電率における格子分極の寄与を明らかにした[6, 80]。そこで、t-HfO2の誘電率は異方性が高く、面内誘電率εxx, εyy が90以上と、大きな値を持つことが予測された。一方、Rignaneseらもc-HfO2とt-HfO2、HfSiO4の誘電率をフォノン計算から評価した [56]。t-HfO2の面内誘電率εxx,εyyがεzzよりも大きくなるという異方性を確認したがZhaoらの結果とは違いεxx= 32.81となっており、c-HfO2の誘電率ε0 = 26.17と大きくは変わらない結果となっていた。

RamprasadとShiは外部電界を印加した時の薄膜の双極子モーメントを求めることで、Si終端SiO2(α-

quartz)薄膜、Hf終端HfO2の薄膜中心部の誘電率を評価した[54, 62]。これは膜厚を増やしたときの双極

(27)

図2.11: SCMの構造[Ref. [47] Fig.1(a)]

図 2.12: SCMによって得られたSiO2薄膜のTopography、容量(dC/dV)の空間分布．(c)はL-L’のラインスキャンを示している。[Ref. [47] Fig.7]

子モーメントの差を利用して薄膜中心部の誘電率を求める方法で、過去に我々が開発してきた手法と同様の方法である ??。この方法によって得られたSiO2薄膜に対する誘電率は、ε0= 4.69、ε_∞= 2.54、HfO2

薄膜に対する誘電率はε0= 30.4、ε_∞= 6.4となっており、実験結果とよく一致していた。

これらの誘電率評価方法は、バルク結晶のようなマクロスコピックな誘電特性を議論するには有用な手法となるが、表面や界面、さらには欠陥近傍の誘電特性を明らかにするには適してはいない。そこで、本研究以外にも場所ごとのミクロスコピックな誘電率を定義することで、局所的な構造と誘電率の対応付けを行う試みがなされている。

誘電率の空間分布への応用

GiustinoとPasquarelloは外部電界下の計算を行い、Wannier関数の重心のずれを利用して分極を求める誘電率の評価方法を用いて、Si薄膜、SiO2(β-cristobalite)/Si(001)界面系の局所誘電率分布を明らかにした [17, 15, 16, 14]。図2.13にそのモデル構造と局所誘電率分布を示した。このモデルは、界面にSi→SiO2

遷移層が含まれており、model IではSi⁺¹とSi⁺²、model IIではSi、Si⁺¹、Si⁺²、Si⁺³を含んだ領域となっている。ここで、Si⁺ⁿはn個の酸素と結合しているSi原子を指しており、バルク中のSi原子はSi、

(28)

図 2.13: GiustinoとPasquarelloよって求められたSiO2/Si(001)界面系の誘電率．実線は誘電率に対する電子分極の寄与、破線は格子分極の寄与を示している．[Ref. [15] Fig. 3/Fig.4 , Ref. [16] Fig.6]

SiO2中のSi原子はSi⁺⁴と表記される。どちらのモデルにおいてもSiO2層ではε0= 3.9、ε_∞= 2.1、Si層内部でε_∞= 12.4(model I)、ε_∞= 12.6(model II)となっており、バルクの誘電率を再現しているが、SiOx

遷移層とSi側の界面は二つのモデルで大きく異なっている。Si側界面近傍において、model IではSiバルクの誘電率を示しているのに対し、model IIでは13.6と大きくなっていることが分かる。また、SiOx遷移層において、model Iでは、ε0= 6.8、ε_∞= 3.8なのに対し、model IIでは、ε0= 9.1、ε_∞= 5.0となっており、電子分極・格子分極ともに大きくなっていることが分かる。そして、酸化数(Si⁺ⁿ)と分極の大きさの関係について調べ、model IIでのSi⁺²の分極が非常に大きいことが原因であることを特定した。Si⁺²の分極がmodel IIの場合のみに大きくなっているのはSi⁺²の周りのSi-Si距離がmodel Iよりも大きくなっている事に起因していると結論づけているが、それ以上の事はわかっていない。

ShiとRamprasadはSiO2薄膜、SiO2/Si(001)界面系に外部電界を電界を印加することで、誘起電荷密度から誘電率を評価した。図2.14は彼らの方法によって求められたβ-cristobalite(001)、α-quartz(0001)、

SiO2(β-cristobalite)/Si(001)界面系の局所誘電率分布を示している。SiO2/Si界面モデルの構造はGuistino

図 2.14: ShiとRamprasadによって求められたSiO2薄膜、SiO2/Si(001)界面系の誘電率分布．実線は静的誘電率、破線は光学的誘電率を示している．[Ref. [63] Fig. 3 Fig.5]

らのmodel IIと同じ構造であり、局所誘電率分布もよく一致している。β-cristobalite、α-quartz薄膜の薄膜内部での誘電率は、β-cristobaliteでε0= 4.5、ε_∞= 2.5、α-quartzでε0= 4.6、ε_∞= 2.6と過去の実験値によく一致していた。また、表面近傍では誘電率が増加していた。

ShiとRamprasadは同様の方法を用いて、HfO2薄膜、HfO2/Si(001)界面系の誘電特性評価も行った[64]。

図2.15にShiらによって得られた9層のHf原子層からなるHf終端c-HfO2(001)薄膜、Hf終端t-HfO2(001) 薄膜、HfO2(001)/Si(001)界面系の局所誘電率分布を示した。Hf終端HfO2薄膜では、表面近傍で誘電率が

(29)

図 2.15: ShiとRamprasadによって求められたHfO2薄膜、HfO2/Si(001)界面系の誘電率分布．実線は静的誘電率、破線は光学的誘電率を示している．[Ref. [64] Fig. 1 Fig.3]

大きくなっており、膜中心部での光学的誘電率はε_∞= 5、静的誘電率はc-HfO2薄膜で30.4、t-HfO2薄膜で16.7とZhaoらの結果とよく一致していた。HfO2/Si(001)界面系の局所誘電率を見てみると、界面近傍では界面のSi-O結合により誘電率がわずかに減少してからt-HfO2薄膜の値に近づいていることが分かる。

HfO2薄膜の構造はt-HfO2となっており、c-HfO2よりもt-HfO2のほうが界面近傍では安定であることが分かった。

2.7 MOS デバイスの問題点と誘電率評価に関するまとめ

ナノスケールのMOSデバイスにおいては、表面・界面の影響が無視できなくなっており、半導体／酸化膜界面の物性を解析する事や、その解析手段を構築することが重要になっている。また、MOSデバイスのさらなる性能向上を狙うには、SiO2薄膜に代わるhigh-k材料の誘電特性評価も必要不可欠となっている。

本研究では、表面・界面のような非周期系にも適用可能な、電磁気学の枠組みのみで理解可能で直感的な局所的誘電率評価手法を開発し、MOSデバイス分野で特に重要となるSiO2薄膜、HfO2薄膜とその界面系の評価を試みた。

電気通信大学大学院電気通信学研究科 博士（工学）の学位申請論文

ナノスケール誘電特性評価手法の開発と その半導体/酸化物薄膜界面系への応用

涌井 貞一