Arria 10 デバイスのプログラマブル IOE 機能

表 48. Arria 10プログラマブル IOE の特長の設定およびアサインメント名

特長 設定 条件 Quartus Prime

アサインメント名 スルー・レート・コントロール 0 ( 低速 )、1 ( 高速 )。デフォル

トは 1 です。

R_S OCT 機能を使用する場合はデ ィスエーブルされます。

SLEW_RATE

I/O 遅延 デバイス・データシートを参照して

ください。

— INPUT_DELAY_CHAIN

OUTPUT_DELAY_CHAIN オープンドレイン出力オプション オンとオフ。デフォルトはオフです。 — AUTO_OPEN_DRAIN_PINS

Bus-Hold オンとオフ。デフォルトはオフです。 ウィーク・プルアップ抵抗機能を使

用する場合はディスエーブルされ ます。

ENABLE_BUS_HOLD_CIRCUI TRY

ウィーク・プルアップ抵抗 オンとオフ。デフォルトはオフです。 バスホールド機能を使用する場合

はディスエーブルされます。 WEAK_PULL_UP_RESISTOR プリエンファシス 0（ディセーブル）、1（イネーブル）。

デフォルトは1

— PROGRAMMABLE_PREEMPHAS IS

差動出力電圧 0 (low), 1 (medium low), 2 (medium high), 3 (high).

Default is 2.

— PROGRAMMABLE_VOD

表 49. Arria 10プログラマブル IOE の特徴、I/O 規格およびバッファータイプのサポート

この表は、プログラマブル IOE の特徴をサポートする I/O バッファータイプと I/O 規格のリストです。各 I/O バッファータイプで使 用できる I/O 規格については、関連情報を参照してください。

特徴 サポートする I/O バッファータイプ I/O 規格サポート

LVDS I/O 3 V I/O HPS I/O ( SoC デバイ

スのみ )

スルーレート・コントロール 可能 可能 可能 • 3.0 V LVTTL

• 1.2 V、1.5 V、1.8 V、、および3.0 V LVCMOS

• SSTL-18、SSTL-15、SSTL-135、SSTL-125、 およびSSTL-12

• 1.2 V、1.5 V、および1.8 V HSTL

• HSUL-12

• POD12

• 差動SSTL-18、差動SSTL-15、差動 SSTL-135、差動

SSTL-125、および差動SSTL-12

• 差動1.2 V、1.5 V、および1.8 V HSTL

• 差動HSUL-12

I/O 遅延 可能 可能 —

オープンドレイン出力オプション 可能 可能 可能 • 3.0 V LVTTL

• 1.2 V、1.5 V、1.8 V、および3.0 V LVCMOS

バスホールド 可能 可能 可能

ウィークプルアップ抵抗 可能 可能 可能

プリエンファシス 可能 — — • LVDS

• RSDS

• Mini-LVDS

• LVPECL

• 差動 POD12

差動出力電圧 可能 — — • LVDS

• RSDS

• Mini-LVDS

• LVPECL

関連情報

• プログラマブル IOE 遅延

• 123ページのプログラマブル・ドライブ能力

• 124ページのプログラマブル出力スルーレート・コントロール

• 124ページの プログラマブル IOE 遅延

• 125ページの プログラマブル・オープンドレイン出力

• 125ページの プログラマブル・プリエンファシス

• 126ページの プログラマブル差動出力電圧

• 99ページの Arria 10 デバイスにおける FPGA I/O の I/O 規格のサポート

LVDS I/O および 3 V I/O バッファーでサポートされる I/O 規格をリストしています。

• 100ページの Arria 10 デバイスにおける HPS I/O の I/O 規格のサポート HPS I/O でサポートされる I/O 規格をリストしています。

5.5.3.1 プログラマブル・ドライブ能力

長い伝送ラインまたはレガシー・バックプレーンによって生じる高い信号減衰の影響を緩和するために、

プログラマブル・ドライブ能力を使用することができます。

注意: プログラム可能なドライブ強度を使用するには、 Quartus Prime ソフトウェアでドライブ強度のアサ インメントてを指定する必要があります。 明示的な割り当てがない場合、 Quartus Prime ソフトウェ アは次の既定のデフォルト値を使用します。

• すべての HSTL と SSTL Class I、およびすべての非電圧リファレンスの I/O 規格—キャリブレー ションなしの 50 Ω RS OCT

• すべての HSTL と SSTL Class II I/O 規格—キャリブレーションなしの 25 Ω RS OCT

• POD12 I/O 規格—キャリブレーションなしの 34 Ω RS OCT 表 50. Arria 10 デバイスでのプログラマブル・ドライブ能力の設定

Arria 10 デバイスの各I/Oピンの出力バッファーは、次の表にリストされているI/O規格に適合させるためのプログラマブル・ドラ イブ能力コントロール機能を有します。

I/O 規格 IOH / IOL電流強度設定 (mA) または DDR3 OCT

設定 (Ω) HPS におけるサポート (SoC デバイスのみ )

(7)

3.0 V LVTTL / 3.0 V CMOS 16、12、8、4 16、12、8、4

2.5 V LVCMOS 16、12、8、4 16、12、8、4

1.8 V LVCMOS 12、10、8、6、4、2 12、10、8、6、4、2

1.5 V LVCMOS 12、10、8、6、4、2 12、10、8、6、4、2

1.2 V LVCMOS 8、6、4、2 —

SSTL-18 Class I 12、10、8、6、4 12、10、8、6、4

SSTL-18 Class II 16 8、16

SSTL-15 Class I 12、10、8、6、4 12、10、8、6、4

SSTL-15 Class II 16 8、16

SSTL-135 Class I 12、10、8、6、4 —

SSTL-135 Class II 16 —

SSTL-125 Class I 12、10、8、6、4 —

SSTL-125 Class II 16 —

SSTL-12 Class I 12、10、8、6、4 —

SSTL-12 Class II 16 —

POD12 16、12、10、8、6、4 —

1.8 V HSTL Class I 12、10、8、6、4 12、10、8、6、4

1.8 V HSTL Class II 16 16

1.5 V HSTL Class I 12、10、8、6、4 12、10、8、6、4

1.5 V HSTL Class II 16 16

I/O 規格 I_OH / I_OL電流強度設定 (mA) または DDR3 OCT

設定 (Ω) HPS におけるサポート (SoC デバイスのみ )

(7)

1.2 V HSTL Class I 12、10、8、6、4 —

1.2 V HSTL Class II 16 —

差動 SSTL-135 Class I 12、10、8、6、4 —

差動 SSTL-135 Class II 16 —

差動 SSTL-125 Class I 12、10、8、6、4 —

差動 SSTL-125 Class II 16 —

差動 SSTL-12 Class I 12、10、8、6、4 —

差動 SSTL-12 Class II 16 —

差動 POD12 16、12、10、8、6、4 —

注意^: インテルは、特定のアプリケーションに最適なドライブ強度設定を決定するために、IBIS または SPICE シミュレーションを実行することを推奨します。

5.5.3.2 プログラマブル出力スルーレート・コントロール

各レギュラーファンクション I/O ピンおよびデュアル・ファンクション I/O ピンの出力バッファーにお けるプログラマブル出力スルーレート・コントロールは、次のコンフィグレーションを可能にします。

• 高速スルーレート—高性能システムに高速遷移を提供します。

• 低速スルーレート—システムのノイズとクロストークを低減します。だたし、立ち上がりエッジと立ち 下がりエッジにわずかな遅延が付加されます。

各 I/O ピンはスルーレート・コントロール機能を備えているため、ピン単位でスルーレートを指定する ことができます。

注意^: インテル IBIS または SPICE シミュレーションを行い、デザインするアプリケーション向けに最適なス ルーレート設定を決定することを推奨します。

5.5.3.3 プログラマブル IOE 遅延

プログラマブル IOE 遅延をアクティブ化すると、ゼロ・ホールド・タイムを確実にし、セットアップ・タイム を最小限に抑え、またClock-to-Outputタイムを延長することができます。この機能は、バスの信号間 の不確実性を最小限に抑えるため、タイミングマージンの読み取りおよび書き込みに役立ちます。

各ピンは、ピンから入力レジスターへの異なる入力遅延、あるいは出力レジスターから出力ピンへの遅 延値を有することができ、これによりデバイスに入る、またはデバイスを出るバス内の信号が同じ遅延を 有することを保障します。

• 出力およびOEパスには、50 ps のインクリメンタル遅延と 800 ps の最大遅延を有する出力およ びOE遅延があります。

• 入力パスには、50 ps のインクリメンタル遅延と 3.2 ns の最大遅延を有する 2 つの入力遅延チ ェーンがあります。

プログラマブル IOE 遅延仕様についての詳細は、デバイス・データシートを参照してください。

関連情報

プログラマブル IOE 遅延

5.5.3.4 プログラマブル・オープンドレイン出力

ロジック・ツー・ピンが High の場合、オープンドレイン出力は出力にハイインピーダンス状態を提供し ます。ロジック・ツー・ピンが Low の場合、出力は低いです。

ワイヤーにいくつかのオープンドレイン出力を添付することができます。この接続タイプは論理OR関数 のようなもので、一般的にアクティブローのワイヤード OR 回路と呼ばれています。出力の少なくとも一 つは ( アクティブな ) 論理 0 状態にある場合、回路は電流をシンクし、低電圧ラインをもたらします。

バスに複数のデバイスを接続する場合、オープンドレイン出力を使用することができます。例えば、任意 のデバイスによって、または割り込みを主張することができるシステムレベルのコントロール信号用のオ ープンドレイン出力を使用することができます。

どちらか一方の方法を使用してオープンドレイン出力の割り当てを有効にすることができます。

• OPNDRN プリミティブを使用してトライステート・バッファーをデザインする方法。

• Quartus PrimeソフトウェアのAuto Open-Drain Pinsオプションをオンにする方法。

オプションのアサインメントを有効にしなくても、オープンドレイン出力をデザインできますが、I/O バッ ファーのオープンドレイン出力機能が使用できなくなります。I/O バッファーでオープンドレイン出力機 能を使用する OE からの出力に最高の伝播遅延を提供します。

5.5.3.5 プログラマブル・プリエンファシス

ドライバーの V OD 設定と出力インピーダンスは、高速伝送の信号の出力電流制限を設定します。高周 波数では、スルーレートが次のエッジの前にフル VODに達するほど高速ではないため、パターンに依存 するジッターが発生します。プリエンファシスを適用した場合、スイッチング中に出力電流が瞬時に増幅 され、出力スルーレートが増大します。

プリエンファシスは、出力信号の高周波数コンポーネントの振幅を増加させるため、伝送ラインにおける 周波数依存の減衰を補償するのに役立ちます。余剰の電流によるオーバーシュートは、信号の反射によ るオーバーシュートとは異なり、ステート・スイッチングの変更中にのみ生じ、出力スルーレートを高めま す。また、リンギングは起こりません。必要なプリエンファシスの量は、伝送ラインにおける高周波数コン ポーネントの減衰によって異なります。

図 -82: プログラマブル・プリエンファシス

次の図は、プリエンファシスを適用した LVDS 出力を表しています。

OUT

OUT

V_OD VP

V_P プリエンファシス

からの電圧ブースト

表 51. プログラマブル・プリエンファシス向け Quartus Prime ソフトウェアの Assignment Editor

次の表は、 Quartus Prime ソフトウェアの Assignment Editor におけるプログラマブル・プリエンファシスのアサインメント名と 可能な値をリストしています。

フィールド アサインメント

To tx_out

アサインメント名 プログラマブル・プリエンファシス

許容値 0（ディセーブル）、1（イネーブル）。デフォルトは1

5.5.3.6 プログラマブル差動出力電圧

プログラマブル VOD設定では、出力のアイ開口を調整して、トレース長と消費電力を最適化することが できます。高い VODスイングはレシーバー端における電圧マージンを高め、小さい VODスイングは消 費電力を削減します。差動信号の VOD は、 Quartus Primeソフトウェア Assignment Editor の V_OD設定を変更することによってスタティックに調整することができます。

図 -83: 差動 VOD

次の図は、差動 LVDS 出力の VODを表しています。

Single-Ended Waveform

Positive Channel (p)

Negative Channel (n) Ground

Differential Waveform

p - n = 0 V V_CM

V_OD

V_OD

V_OD

V_OD (diff peak - peak) = 2 x V_OD (single-ended)

表 52. Quartus Primeソフトウェア Assignment Editor — プログラマブル VOD

この表は、 Quartus Primeソフトウェアの Assignment Editor におけるプログラマブル VODのアサインメント名と可能な値をリ ストしています。なお、値 "0" は RSDS および mini-LVDS I/O 規格でのみ使用可能であり、 LVDS I/O 規格には使用できません。

フィールド アサインメント

To tx_out

アサインメント名 プログラマブル差動出力電圧 (V_OD)

許容値 0 (low), 1 (medium low), 2 (medium high), 3 (high).

Default is 2.

ドキュメント内 インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック (ページ 121-126)