6 Arria 10 デバイスにおける外部メモリー・インターフェイス
6.5 Arria 10 デバイスパッケージのメモリー・インターフェイスのサポート
注意: I/O バンクの I/O ピン数と I/O バンクの使用は、デバイスパッケージによって異なります。各メモリー・
インターフェイスは、A/C ピンで少なくとも 48 個の I/O ピンを有する 1 つの I/O バンクを必要とし ます。48個以下の I/O ピンの I/O バンクは、データピンのみをサポートします。各デバイスパッケージ と連続する I/O バンクの位置での使用可能な I/O バンクについて詳しくは、関連情報を参照してくださ い。
189ページの ECC 付き DDR3 x40 の Arria 10 パッケージサポート
191ページの ECC シングルおよびデュアルランク付き DDR3 x72 の Arria 10 パッケージサポート 193ページの ECC 付き DDR4 x40 の Arria 10 パッケージサポート
195ページの ECC シングルランク付き DDR4 x72 の Arria 10 パッケージサポート 197ページの ECC デュアルランク付き DDR4 x72 の Arria 10 パッケージサポート 198ページの Arria 10における HPS 外部メモリー・インターフェイスの接続
関連情報
• 103ページの Arria 10 デバイスにおける GPIO バンク、SERDES、および DPA の位置
• 111ページの Arria 10 GX デバイスでのモジュラー I/O バンク
• 114ページの Arria 10 GT デバイスのモジュラー I/O バンク
• 115ページの Arria 10 SX デバイスのモジュラー I/O バンク
• 179ページの ガイドライン : 外部メモリー・インターフェイスのための I/O バンク 2A の使用
6.5.1 ECC 付き DDR3 x40 の Arria 10 パッケージサポート
ECC (32 ビット・データ + 8 ビットのECC) 付き DDR3 x40 インターフェイスを 1 つサポートする には、2 つのI/Oバンクを必要とします。
表 74. 各デバイスパッケージでサポートされる ECC 付き DDR3 x40 インターフェイスの数 (HPS インス タンスなし )
注意: いくつかのデバイスパッケージの場合、また、外部メモリー・インターフェイスのための3 V I/Oバンクを使用す ることができます。しかし、最大のメモリー・インターフェイス・クロック周波数は533 MHzでキャップされます。
高いメモリークロック周波数を使用するには、外部メモリー・インターフェイスから3 V I/Oバンクを除外しま す。
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
GX 160 1 1 2 — — — — — — — —
GX 220 1 1 2 — — — — — — — —
GX 270 — 1 2 3 3 — — — — — —
GX 320 — 1 2 3 3 — — — — — —
GX 480 — — 2 4 3 — — — — — —
GX 570 — — — 4 3 5 6 (11) — — — —
GX 660 — — — 4 3 5 6(11) — — — —
GX 900 — — — 4 — 5 — 1 7 6 4
GX 1150 — — — 4 — 5 — 1 7 6 4
GT 900 — — — — — — — — — 6 —
GT 1150 — — — — — — — — — 6 —
SX 160 1 (12) 1(12) 2(12) — — — — — — — —
SX 220 1(12) 1(12) 2 (12) — — — — — — — —
SX 270 — 1 (12) 2 (12) 3 (12) 3 (12) — — — — — —
SX 320 — 1 (12) 2 (12) 3 (12) 3 (12) — — — — — —
SX 480 — — 2 (12) 4 (12) 3 (12) — — — — — —
SX 570 — — — 4 (12) 3 (12) 5 (12) 6(11)(12) — — — —
SX 660 — — — 4 (12) 3 (12) 5 (12) 6(11)(12) — — — —
表 75. 各デバイスパッケージでサポートされる ECC 付き DDR3 x40 インターフェイスの数 (HPS インス タンスあり )
この表で示すサポートされているインターフェイスの数は、HPS を外部 SDRAM に接続するために使用されるインターフェイスを除 きます。FPGA コア内のマスターは、HPS で設定可能な FPGA-to-SDRAM のブリッジポートを介して、HPS に接続された外部メモ リー・インターフェイスにアクセスすることができます。
注意: いくつかのデバイスパッケージの場合、また、外部メモリー・インターフェイスのための3 V I/Oバンクを使用す ることができます。しかし、最大のメモリー・インターフェイス・クロック周波数は533 MHzでキャップされます。
高いメモリークロック周波数を使用するには、外部メモリー・インターフェイスから3 V I/Oバンクを除外しま す。
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
SX 160 0 0 1 — — — — — — — —
SX 220 0 0 1 — — — — — — — —
SX 270 — 0 1 2 2 — — — — — —
SX 320 — 0 1 2 2 — — — — — —
SX 480 — — 1 3 2 — — — — — —
SX 570 — — — 3 2 4 4 (13) — — — —
SX 660 — — — 3 2 4 4 (13) — — — —
関連情報
• Device Variants and Packages
タイプ、サイズ、およびピンの数などのデバイスパッケージについて、詳しい情報を提供します。
• Arria 10 デバイスのデータシート - ハードメモリー・コントローラーでサポートされるメモリー規
格 デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数 の情報を提供します。
• Arria 10 デバイスのデータシート - ソフトメモリー・コントローラーでサポートされるメモリー規
格
デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数 の情報を提供します。
6.5.2 ECC シングルおよびデュアルランク付き DDR3 x72 の Arria 10 パッケージサポー ト
ECC (64 ビット・データ + 8 ビット ECC) シングルランクおよびデュアルランク付き DDR3 x72 イ ンターフェイスを 1 つサポートするには、3 つのI/Oバンクを必要とします。
表 76. 各デバイスパッケージでサポートされる ECC シングルランクおよびデュアルランク付き DDR3 x72 インターフェイスの数 (HPS インスタンスなし )
注意: いくつかのデバイスパッケージの場合、また、外部メモリー・インターフェイスのための3 V I/Oバンクを使用す ることができます。しかし、最大のメモリー・インターフェイス・クロック周波数は533 MHzでキャップされます。
高いメモリークロック周波数を使用するには、外部メモリー・インターフェイスから3 V I/Oバンクを除外しま す。
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
GX 160 1(14) 1 (14) 1(14) — — — — — — — —
GX 220 1(14) 1(14) 1(14) — — — — — — — —
GX 270 — 1(14) 2(14) 2(14) 2(14) — — — — — —
GX 320 — 1(14) 2(14) 2(14) 2(14) — — — — — —
GX 480 — — 2(14) 3(14) 2(14) — — — — — —
GX 570 — — — 3(14) 2(14) 3(14) 3 — — — —
GX 660 — — — 3(14) 2(14) 3(14) 3 — — — —
GX 900 — — — 3 — 3 — 0 4 3 2
GX 1150 — — — 3 — 3 — 0 4 3 2
GT 900 — — — — — — — — — 3 —
GT 1150 — — — — — — — — — 3 —
SX 160 1(14)
(15) 1(14)(15) 1(14)(15) — — — — — — — —
SX 220 1(14)(15) 1(14)(15) 1(14)(15) — — — — — — — —
SX 270 — 1(14)(15) 2(14)(15) 2(14)(15) 2(14)(15) — — — — — — SX 320 — 1(14)(15) 2(14)(15) 2(14)(15) 2(14)(15) — — — — — —
SX 480 — — 2(14)(15) 3(14)(15) 2(14)(15) — — — — — —
SX 570 — — — 3(14)(15) 2(14)(15) 3(14)(15) 3 (15) — — — —
SX 660 — — — 3(14)
(15)(14) 2(14)(15) 3(14)(15) 3 (15) — — — —
表 77. 各デバイスパッケージ でサポートされる ECC シングルおよびデュアルランク付き DDR3 x72 イン ターフェイス数 (HPS インスタンスあり )
この表で示すサポートされているインターフェイスの数は、HPS を外部 SDRAM に接続するために使用されるインターフェイスを除 きます。FPGA コア内のマスターは、HPS で設定可能な FPGA-to-SDRAM のブリッジポートを介して、HPS に接続された外部メモ リー・インターフェイスにアクセスすることができます
注意: いくつかのデバイスパッケージの場合、また、外部メモリー・インターフェイスのための3 V I/Oバンクを使用す ることができます。しかし、最大のメモリー・インターフェイス・クロック周波数は533 MHzでキャップされます。
高いメモリークロック周波数を使用するには、外部メモリー・インターフェイスから3 V I/Oバンクを除外しま す。
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
SX 160 0 0 0 — — — — — — — —
SX 220 0 0 0 — — — — — — — —
SX 270 — 0 1 (16) 1(16) 1(16) — — — — — —
SX 320 — 0 1 (16) 1(16) 1 (16) — — — — — —
SX 480 — — 1 (16) 2 (16) 1 (16) — — — — — —
SX 570 — — — 2 (16) 1 (16) 2 (16) 2 — — — —
SX 660 — — — 2 (16) 1 (16) 2 (16) 2 — — — —
関連情報
• Device Variants and Packages
タイプ、サイズ、およびピンの数などのデバイスパッケージについて、詳しい情報を提供します。
• Arria 10 デバイスのデータシート - ハードメモリー・コントローラーでサポートされるメモリー規
格 デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数 の情報を提供します。
• Arria 10 デバイスのデータシート - ソフトメモリー・コントローラーでサポートされるメモリー規
格
デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数 の情報を提供します。
6.5.3 ECC 付き DDR4 x40 の Arria 10 パッケージサポート
ECC (32 ビット・データ + 8 ビット ECC) DDR4 x40 インターフェイスを 1つサポートするには、2 つのI/Oバンクを必要とします。
表 78. 各デバイスパッケージでサポートされる ECC DDR4 x40 インターフェイスの数 (HPS インスタン スなし )
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
GX 160 1 1 2 — — — — — — — —
GX 220 1 1 2 — — — — — — — —
GX 270 — 1 2 3 3 — — — — — —
GX 320 — 1 2 3 3 — — — — — —
GX 480 — — 2 4 3 — — — — — —
GX 570 — — — 4 3 5 5 — — — —
GX 660 — — — 4 3 5 5 — — — —
GX 900 — — — 4 — 5 — 1 7 6 4
GX 1150 — — — 4 — 5 — 1 7 6 4
GT 900 — — — — — — — — — 6 —
GT 1150 — — — — — — — — 7 6 —
SX 160 1 (17) 1 (17) 2 (17) — — — — — — — —
SX 220 1 (17) 1 (17) 2 (17) — — — — — — — —
SX 270 — 1 (17) 2 (17) 3 (17) 3 — — — — — —
SX 320 — 1 (17) 2 (17) 3 (17) 3 (17) — — — — — —
SX 480 — — 2 4(17) 3 (17) — — — — — —
SX 570 — — — 4 (17) 3 (17) 5 (17) 6 (18)
(17) — — — —
SX 660 — — — 4 (17) 3 (17) 5 (17) 6(18)(17) — — — —
表 79. 各デバイスパッケージでサポートされる ECC 付き DDR4 x40 インターフェイスの数 (HPS インス タンスあり )
この表で示すサポートされているインターフェイスの数は、HPS を外部 SDRAM に接続するために使用されるインターフェイスを除 きます。FPGA コア内のマスターは、HPS で設定可能な FPGA-to-SDRAM のブリッジポートを介して、HPS で接続された外部メモ リー・インターフェイスにアクセスすることができます。
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
SX 160 0 0 1 — — — — — — — —
SX 220 0 0 1 — — — — — — — —
SX 270 — 0 1 2 2 — — — — — —
SX 320 — 0 1 2 2 — — — — — —
SX 480 — — 1 3 2 — — — — — —
SX 570 — — — 3 2 4 4 — — — —
SX 660 — — — 3 2 4 4 — — — —
関連情報
• Device Variants and Packages
タイプ、サイズ、およびピンの数などのデバイスパッケージについて、詳しい情報を提供します。
• DDR4 での外部メモリー・インターフェイスの実装例
• Arria 10 デバイスのデータシート - ハードメモリー・コントローラーでサポートされるメモリー規
格 デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数 の情報を提供します。
• Arria 10 デバイスのデータシート - ソフトメモリー・コントローラーでサポートされるメモリー規 格 デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数
の情報を提供します。
6.5.4 ECC シングルランク付き DDR4 x72 の Arria 10 パッケージサポート
ECC (64 ビット・データ + 8 ビット ECC) シングルランク付き DDR4 x72 インターフェイスを 1 つ サポートするには、3 つの I/O バンクを必要とします。
表 80. 各デバイスパッケージでサポートされる ECC シングルランク付き DDR4 x72 インターフェイスの 数 (HPS インスタンスなし )
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
GX 160 0 0 0 — — — — — — — —
GX 220 0 0 0 — — — — — — — —
GX 270 — 0 1 1 1 — — — — — —
GX 320 — 0 1 1 1 — — — — — —
GX 480 — — 1 2 1 — — — — — —
GX 570 — — — 2 1 2 3 — — — —
GX 660 — — — 2 1 2 3 — — — —
GX 900 — — — 3 — 3 — 0 4 3 2
GX 1150 — — — 3 — 3 — 0 4 3 2
GT 900 — — — — — — — — — 3 —
GT 1150 — — — — — — — — — 3 —
SX 160 0 0 0 — — — — — — — —
SX 220 0 0 0 — — — — — — — —
SX 270 — 0 1 (19) 1 (19) 1 (19) — — — — — —
SX 320 — 0 1 (19) 1 (19) 1 (19) — — — — — —
SX 480 — — 1 (19) 2 (19) 1 (19) — — — — — —
SX 570 — — — 2 (19) 1 (19) 2 (19) 3 (19) — — — —
SX 660 — — — 2 (19) 1 (19) 2 (19) 3 (19) — — — —
表 81. 各デバイスパッケージでサポートされる ECC シングルランク付き DDR4 x72 インターフェイスの 数 (HPS インスタンスあり )
この表で示すサポートされているインターフェイスの数は、HPS を外部 SDRAM に接続するために使用されるインターフェイスを除 きます。FPGA コア内のマスターは、HPS で設定可能な FPGA-to-SDRAM のブリッジポートを介して、HPS に接続された外部メモ リー・インターフェイスにアクセスすることができます。
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
SX 160 0 0 0 — — — — — — — —
SX 220 0 0 0 — — — — — — — —
SX 270 — 0 1 1 1 — — — — — —
SX 320 — 0 1 1 1 — — — — — —
SX 480 — — 1 2 1 — — — — — —
SX 570 — — — 2 1 2 2 — — — —
SX 660 — — — 2 1 2 2 — — — —
関連情報
• Device Variants and Packages
タイプ、サイズ、およびピンの数などのデバイスパッケージについて、詳しい情報を提供します。
• DDR4 での外部メモリー・インターフェイスの実装例
• Arria 10 デバイスのデータシート - ハードメモリー・コントローラーでサポートされるメモリー規
格 デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数 の情報を提供します。
• Arria 10 デバイスのデータシート - ソフトメモリー・コントローラーでサポートされるメモリー規 格 デバイスのスピードグレードごとにサポートされるメモリー・インターフェイスのクロック周波数
の情報を提供します。
6.5.5 ECC デュアルランク付き DDR4 x72 の Arria 10 パッケージサポート
ECC （64 ビット・データ+ 8 ビット ECC) デュアルランク付き DDR4 x72 インターフェイスを 1 つ サポートするには、3.25 I/O バンク ( 隣接する I/O バンクに 3 つの I/O バンクと 1 つの I/O レー ン ) を必要とします。
表 82. 各デバイスパッケージでサポートされる ECC デュアルランク付き DDR4 x72 インターフェイスの数 (HPS インスタンスなし )
製品ライン パッケージ
U19 F27 F29 F34 F35 NF40 KF40 RF40 NF45 SF45 UF45
GX 160 0 0 0 — — — — — — — —
GX 220 0 0 0 — — — — — — — —
GX 270 — 0 1 1 1 — — — — — —
GX 320 — 0 1 1 1 — — — — — —
GX 480 — — 1 1 1 — — — — — —
GX 570 — — — 1 1 2 2 — — — —
GX 660 — — — 1 1 2 2 — — — —
GX 900 — — — 2 — 3 — 0 4 3 2
GX 1150 — — — 2 — 3 — 0 4 3 2
GT 900 — — — — — — — — — 3 —
GT 1150 — — — — — — — — — 3 —
SX 160 0 0 0 — — — — — — — —
SX 220 0 0 0 — — — — — — — —
SX 270 — 0 1(20) 1 (20) 1 (20) — — — — — —
SX 320 — 0 1 (20) 1 (20) 1 (20) — — — — — —
SX 480 — — 1 (20) 1 (20) 1 (20) — — — — — —
SX 570 — — — 1 (20) 1 (20) 2 (20) 2 (20) — — — —
SX 660 — — — 1 (20) 1 (20) 2 (20) 2 (20) — — — —