第 6 章 ASIC と FPGA を用いた GEM 型検出器用エレクトロニクス 54
6.3 エレキ部
読み出しのシステムについて簡単にまとめる。読み出しシステムに関するブロック・ダイアグラ ムは図6.7のようになっている。
図6.7: 読み出しシステムに関するブロック・ダイアグラム
まず、チェンバーから来るストリップ信号(アナログ信号)を読み出し、信号をアナログ増幅さ せ、波形のみをデジタル化(デジタル化信号)させるのをASICボードが担当する。そして、デジ タル化信号を、完全にデジタル化し、コインシデンス等のデータ処理や、ネットワーク処理を担当 するのがFPGAボードとなる。これらの操作はすべてイーサーネットを用いることで可能となる。
ASICボード、FPGAボードについてこれから説明していく。
エレキ部はASICボード4枚とFPGAボード1枚で構成されている。読み出しストリップから のアナログ信号をASICボードで、増幅し、デジタル化信号に変え、FPGAボードで信号処理や コインシデンス、ネットワーク処理を行った後に、イーサーネットを経由してPCにデータが転送 される。ASICボードとFPGAボードのそれぞれの詳細については、分けて説明する。
6.3.1 ASIC ボード
1枚のASICボードに8個ASICチップが備え付けられている。ASICチップは1つで、8ch読 み出すことが出来るため、1ボードで64ch読み出すことが可能となる。ASICボードでのブロック ダイアグラムを図6.8に示す。
詳細を説明すると、まず、チェンバーから検出された信号がASICチップに入る。このASICチッ プには、各チップ毎に外付けのDACがあり、そのDACを動かすことでチップ単位の閾値を決め る。この閾値を決めることでチップごとの鳴り具合を整えることになり、このチップごとのばらつ き調整のパラメーターをVchipTH とする。また、ASICチップの内部の各チャンネルごとにもDAC が備えられており、このDACを調整することでチャンネルごとのばらつき調整が出来る。このパ
図 6.8: ASICボードでのブロック・ダイアグラム
ンネルごとの全体の閾値である、VTHとなる。各チャンネルごとのVTHをクリアした信号のみを とりだし、信号の電位差のみがわかるようにデジタル化信号(LVDS)にして出力し、FPGAボー ドへと転送する形になる。また、FPGAによってDACの操作をしている。操作の詳細については 後で説明する。
ここで先程紹介したASICチップについて紹介する。ASICチップの詳細は図6.9に示す。
図 6.9: FE2006
まず、外部のDAC(VchipTH)で大まかなノイズを落とす。その後、プリアンプで信号を増幅し、プ リアンプで広がってしまった信号の立ち上がり幅(10µsec)を、PZC(Pole Zero Cancellation)回路 を通すことによって狭め(20nsec程度)、もとの信号の幅に近づける。また、信号がベースライン より下がらないようにも調節する。データとして読み出す場合は、VchTHを超える信号のみを出力 するコンパレーターを通して、最後に信号の電位差だけがわかるようにLVDSドライバーを通し てデジタル化信号にする。
また、アナログ信号をモニターする場合は、必要な範囲の周波数のみを出力するようにBPF(Band Pass Filter)回路を通し、1チップの全チャンネルの信号を足すことで、波形として見える程度の 大きさにして、モニター用にしている。モニターすることによって得られた波形を図6.10に示す。
8ch分の信号を見ているだけなので、以前の信号よりも大きさは小さいが、信号をちゃんと検出 できていることがわかる。
ASICボードのレイアウトは図6.11のようになっている。
図6.11のように、ASICチップが計8個搭載されている。FPGAボードとフラットケーブルで
図6.10: モニターして得られた信号波形
図6.11: ASICボードのレイアウト
6.3.2 FPGA ボード
FPGAボードでのブロック・ダイアグラムは図6.12のようになっている。
図6.12: FPGAボードでのブロック・ダイアグラム
まず、LVDSレシーバでデジタル化信号を受け取り、FPGAで処理できるような規格に変更す る。その後、サンプラーを用いる事でデジタル化された信号波形の時間もデジタル化する。ノイ ズ・フィルタは指定した周波数のデータをカットする事ができる。この回路はオン・オフする事が 出来、生のデータを解析したい時には使わない。コインシデンス回路は、どのようなイベントを採 用するかを決め、それ以外のイベントをカットする。コインシデンス回路もオン・オフする事が出 来る。この回路もすべてのデータを解析したいときは使わずに、PCの解析プログラムを用いる。
そして、各データに時刻をつけ、SiTCPを用いてデータをイーサーネットトランシーバーに転送 し、イーサネットでPCにデータを送る。また、そのSiTCPを用いてDACを操作し、各VTHを 操作する事によってASICチップごと、チェンネルごとのばらつきを抑える事ができる。
今回の読み出しエレクトロニクスにはイーサーネットをつなぐことで、データ転送や制御などが 可能になっているが、それを可能にしたのはSiTCPの存在である[7]。SiTCPについて簡単に説 明する。
SiTCPはインターネットやイントラネットで標準的に使われるプロトコル(TCP/IP)を処理す る、ハードウェアベースのプロセッサである。プロセッサはコンピュータの中で、データの転送・
加工、プログラムの制御、システム状態の管理などをおこなう装置の事を言う。通常、TCPはソ フトウェアとして加工されるので、TCPの処理能力はソフトウェアの処理能力に限られてしまっ ていた。しかし、さらに速い処理能力が求められるため、SiTCPはハードウェアベースのもので、
イーサーネットを用いることでTCP/IPを高速処理することを可能にした。SiTCPが行っている ことをわかりやすく説明した様子を図6.13に示す。SiTCPでTCP処理を行うことで、イベント データの転送を、UDP処理を行うことでDACの制御を行う。また、SiTCPは最小のプロトコル のみを搭載しているので、チップに搭載できるほど小さくすることが出来る。
FPGAボードのレイアウトは図6.14のようになっている。FPGAはVirtex4というバージョン のものを使用している。図6.14に示してあるように、FPGAボードにはフラットケーブルを用い る事でASICボード4枚と接続する事ができる。
図6.13: SiTCPで行うこと
図 6.14: FPGAボードのレイアウト