MOSトランジスタ
４端子MOSトランジスタ
... (2) Yannis Tsividis and Colin McAndrew, Operation and Modeling of the MOS Transistor Third Edition, Oxford University Press, New York, 2011.[r] ...
79
スピントランジスタの基本技術を開発 ― 高速・低消費電力、メモリにもなる次世代半導体 ―
... スピンMOSトランジスタの基本技術を開発 ― 高速・低消費電力、不揮発の次世代半導体 ― 本資料は、本年米国ボルチモアで開催のIEDM（International Electron Devices Meeting 2009）における当社講演 “Read/Write Operation of Spin-Based MOSFET Using Highly Spin-Polarized Ferromagnet/MgO ...
20
JAIST Repository: 低温形成された Cu2O 薄膜の評価とトランジスタ応用への研究
... Japan Advanced Institute of Science and Technology JAIST Repository https://dspace.jaist.ac.jp/ Title 低温形成された Cu2O 薄膜の評価とトランジスタ応用 への研究 Author(s) 藤井, 麻子 Citation Issue Date 1996-03. Type [r] ...
2
窒化ガリウム系電界効果型トランジスタの 光応答とその応用に関する研究
... ⇒発表では省略 第三章 AlGaN/GaN HFET用エピタキシャル基板2DEGシート抵抗の光応答 第四章 深い準位によるしきい値電圧の光照射および温度依存性 第五章 GaNを用いた紫外線フォトトランジスタ ...
56
DC12V-AC100Vトランジスタ・インバータの波形観測システムの構築
... Hokkaido University of Education Title DC12V-AC100Vトランジスタ・インバータの波形観測システムの構築 Author(s) 秋葉, 治克; 遠藤, 隆教 Citation 北海道教育大学紀要. 第二部. A, 数学・物理学・化学・工学編, 47(1) ...
16
JAIST Repository: 触媒 CVD 薄膜を用いたポリシリコントランジスタの低温形成
... 次に、図 1 に示すボトムゲート型 TFT を全工程 400 ℃以下の低温で形成した。ゲート 絶縁膜には触媒 CVD 法により基板温度 300 ℃で形成した窒化シリコン膜を用いた。図 2 に作製した TFT のソース - ドレイン電圧に対するドレイン電流特性を示す。図から、この 方法で作製した TFT がトランジスタとして動作することが確認できた。 ...
2
高電子移動度トランジスタによる高効率テラヘルツ電磁波放射に関する研究
... FET は、ソース電極・ドレイン電極・ゲート電極という３端子を持つ電流制御素子である。 ソース・ドレイン間に形成される電子走行層（チャネル）を電子が走行することでドレイン電流 が流れる。 FET においては、一般にゲートバイアスによってチャネル内の走行キャリア数を制御 し、ドレイン電流を制御する。これを FET のキャリア走行型動作と呼ぶ。ゲートバイアスの ON/OFF スイッチング周波数を上昇させると、ある周波数でドレイン電流の ...
64
JAIST Repository: 論文情報の分析による電界効果トランジスタ分野の分析
... あり、単原子層あるいは数原子層でありながら数百～数千 cm 2 V -1 s -1 という非常に高いキャリア移動度を 示す特色を持つ。これは、微細で高性能なトランジスタの作製可能を意味し、集積度や動作速度の向上 を可能にする。しかし、最初に開発された二次元材料であるグラフェンにはバンドギャップが小さいた め、電流オフの状態において少量の電気を流してしまう、という欠点があった。以降オフ電流を抑制で ...
5
JAIST Repository: 電荷密度波電界効果トランジスタにおける電流変調の研究
... The conduction between the source and drain electrodes of this device is similar to that of bulk CDW materials.[2] The conductivity is ohmic when the voltage VDS between the source and t[r] ...
5
JAIST Repository: 金属/絶縁体トンネル接合トランジスタの特性向上に関する研究
... 匹敵する特性を示すことが確認された。この結果は、本トランジスタが MOSFET には実現困難 な高密度集積回路中の素子として期待できることを示している。 (5) Lift-off process dg= 10nm Tunnel insulator ...
2
JAIST Repository: 金属/絶縁体トンネル接合を用いた超微細トランジスタに関する研究
... The advantages of MITT are as follows: 1 Since the channel length can be reduced to around 15 nm by using F-N tunneling currents and also since the metal electrodes are directly connecte[r] ...
7
JAIST Repository: 電極材料の異なるC60電界効果トランジスタの作製と評価
... Actually, by reducing the energy difference between the EF and ELUMO EHOMO, the device performance of n-type p-type FETs including field-effect mobility μFE was improved.6,7 Local electr[r] ...
6
JAIST Repository: C60薄膜電界効果トランジスタの輸送特性とチャンネルサイズの関係
... C 60 薄膜電界効果トランジスタの輸送特性とチャンネルサイズの関係 藤原研究室 340032 松岡 亨卓 背景 近年、自由に画像や動画などの情報を入手することのできる「ユビキタス」へのニーズが、非常 に高まっている。そのユビキタスを実現するためには、低コストで、軽く、フレキシブルなデバイ スが求められる。シリコンデバイスを作製するには、高い温度を必要とする。例えば、液晶ディス ...
5
トランジスタの容量性負荷を有するエミッタ･フォロワのパルス応答について (第1報)
... トランジスタの容量性負荷を有するエミッタ･フォ ロワのパルス応答について (第1報) 著者 川原 浩一郎 雑誌名 鹿児島大学工学部研究報告 巻 3 ページ 11-20.. 別言語のタイトル ON THE PULSE RESPONCE OF A CAPACITIVE LOADED TRANSISTOR EMITTER FOLLOWER (No..[r] ...
12
JAIST Repository: 強磁性体から有機分子へのスピン注入による有機スピントランジスタに関する研究
... から、Ni 80 Fe 20 電極の局所的な磁化状態に起因する磁気抵抗効果の観測に成功した。 交付額 （金額単位：円） 直接経費 間接経費 合 計 ２００７年度 2,500,000 0 2,500,000 ２００８年度 900,000 270,000 1,170,000 年度 年度 年度 総 計 3,400,000 270,00[r] ...
7
JAIST Repository: トップコンタクト型C60薄膜電界効果トランジスタにおけるデバイスの抵抗成分の評価
... トップコンタクト型 薄膜電界効果トランジスタにおけるデバイスの抵抗成分の評価 末清 雅人 藤原研究室 背景 近年 携帯電話の高機能化 ノートパソコンの小型化 ネットブックの普及が急速に進み いつでもど こでも自由に画像や動画などの情報を入手することのできる「ユビキタス」へのニーズが非常に高まってい ...
2
小信号用トランジスタ PNP,NPN コンプリ用 hfe 測定回路 作成レポート 2017 年 9 月 15 日
... 同時測定を行うには、測定器が複数必要になる。従来方式だと、同時に測定するためには PNP と NPN そ れぞれに計４台のテスターが必要になってしまう。仕事じゃあるまいし、趣味でこんなには買えない。 測定時のテスターを減らしたい。そこで、ベース側を定電流源にする事で、一度、設定してしまえば、 テスターを２台に減らすことができるだろうと考えた。ただ、定電流源だって温度で変動するだろう。 PNP,NPN ...
12
JAIST Repository: (110)上の選択成長を利用した平面型並列ナノワイヤ電界効果トランジスタ
... 様式Ｃ－１９ 科学研究費助成事業（科学研究費補助金）研究成果報告書 平成２４年 5 月２9 日現在 研究成果の概要（和文）：分子線エピタキシーを用いた GaAs(110)マスク基板上の InAs 選択成 長について、適切な選択成長条件を得て、面内への InAs ナノワイヤ形成を可能にした。さらに プレーナー型リソグラフィーを利用した平面型並列ナノワイヤ電界効果トランジスタの試作を ...
6