さはC0〜C7の半分に設計した。
図17 メインアンプ
図18 CMFB回路
図19 ゲインブーストアンプ
図17に、試作回路のメインアンプの回路図を示す。フォールディッドカスコード型の 回路構成を採用している。
このアンプでは、NMOS トランジスタ M1、M2 の差動対からの電流が、出力段の PMOSトランジスタM3、M4 で折り返されて出力端子へ流れる。折り返しノードN1、 N2では、M1、M2 およびM3、M4のドレインが並列に接続されており、折り返しがな いノードN3、N4 のNMOS トランジスタ M7、M8 に比べ、出力インピーダンスが低 下する。この出力インピーダンス低下を補い、アンプの利得を増加するため、出力段の PMOSトランジスタM5、M6にのみゲインブーストアンプGBAが追加されている。ま た、出力同相電圧を安定化させるため、コモンモードフィードバック (Common-Mode FeedBack:CMFB)回路が使用されている。Cp は、CMFB回路に関するループの安定性 を確保するための位相補償容量である。
図18に、使用されたCMFB回路の回路図を示す。NMOSトランジスタ M9とM11 のゲートには、それぞれメインアンプの出力電圧Vout+とVout−にそれぞれ接続される。
また、NMOSトランジスタM10のゲートには、アンプの出力同相電圧を定めるバイアス 電圧Vcm=1.25V が接続される。M9〜M11のゲート長は同じであり、M10のゲート幅 は、M9およびM11の2倍に設計されている。電流源トランジスタM12〜M14の出力電 流は、M9〜M11の電流密度が一定になるようにスケーリングされている。
このCMFB回路では、Vout+とVout−の平均値であるメインアンプの出力同相電圧と
図20 4分周器
Vcm の差電圧に対して、M9〜M11 のソースに接続された抵抗Rを流れる電流の変化を 通じて非反転増幅を行い、Vcmf boutが出力される。CMFB回路の出力Vcmf boutは、メイ ンアンプのM3とM4のゲートに接続されている。M3とM4のゲート電圧はそれぞれ反 転増幅され、CMFB回路のループ全体として、出力同相電圧がVcmに一致するように負 帰還がかかる。
図19に、ゲインブーストアンプの回路図を示す。メインアンプと同じくフォールディッ ドカスコード型が使用されている。また、CMFB回路もメインアンプと同じ回路構成で ある。
図20に、4分周器の回路図を示す。クロックドインバータをリング状に接続し、ノン オーバーラップクロックVclk1、Vclk2でON/OFFを制御することで、入力クロック信号 Vclk の4倍の周期を持つ差動クロック信号Vout、Vout を生成している。差動クロック信 号Vout、Vout は、Sw0とSw1〜Sw8の中のいずれか1つに対して、それぞれ供給される。
図21に、試作回路のタイミングチャートを示す。3.3節で説明したように、試作回路は
図21 試作回路のタイミングチャート
4つの動作モードを繰り返す。スイッチSw0とスイッチSw1〜Sw8 のいずれか一つは、ス イッチSwF の1/4の速度で動作している。例えば、スイッチSw0 が容量C0 とリファレ ンス電圧Vhigh を短絡しているとき、スイッチSw1〜Sw8 のいずれか一つは、反対側のリ ファレンス電圧Vlow とVsel[2:0]によって選択された測定対象の容量との間を短絡するよ うに動作する。このとき、測定対象以外の容量では、スイッチは動作せず、一方のリファ レンス電圧に固定されたままになっているため、電荷の移動は生じない。
相対ミスマッチ誤差に起因した出力差動電圧∆Vout には、+-両方の値を取りうる。 +-を判断するために、まず、C0 と容量値が半分であるC8 の相対ミスマッチを測定した。
C8はC0 に比べ十分小さいため、図23のように∆Voutが大きく表示され、この方向を -と判断できる。