疑似差動オペアンプの回路構成

高い直流利得と低消費電力を両立するため、利得段が1段の疑似差動オペアンプを提案 した。

図51(a)は開発した疑似差動オペアンプの回路図である。トランジスタ M1、M2は入 力トランジスタである。今回開発したオペアンプでは、M1、M2とグランド電位の間に M3〜M6が追加されている。

本試作のパイプライン型A/D 変換器では、アンプシェアリング技術を採用しており、

オペアンプは、Ich側のホールドモードとQch側のホールドモードにおいて、それぞれほ ぼ半クロックずつ交互に使用される。ホールドーモード時、オペアンプは、フィードバッ クループにサンプル容量の一部が接続され、閉ループとなる。ただし、IchとQchの間の 接続を切り替える瞬間、オペアンプは開ループとなる。オペアンプにコモンモードフィー ドバック回路がない場合、開ループの間に、出力同相電圧が大きくずれ、これが元に戻る 時間だけセトリング時間が長くかかることで動作速度が低下する懸念がある。これを防ぐ ため、トランジスタM5、M6が加えられている。M5、M6は、開ループ時には、コモン モードフィードバック回路として機能し、オペアンプの出力同相電圧が大きくずれること を防いでいる。また、M5、M6は、M1、M2に縦積みされているため、追加の消費電力 はない。入力トランジスタM1、M2のゲート端子とその下のM3、M4のゲート端子が短 絡されている。この接続は、M3〜M6 が線形領域で動作することを保証している。線形 領域で動作するトランジスタのドレイン−ソース間電圧は小さいので、M5、M6 を縦積 みしても、オペアンプ出力段の信号増幅範囲がほとんど狭くならない。ただし、M5、M6 は線形領域で動作しているため、トランスコンダクタンスが小さく、オペアンプの出力イ ンピーダンスが小さくなる閉ループ時には、コモンモードフィードバック回路としての機 能が不十分になる。

図51(b)は、疑似差動オペアンプに追加されたゲインブーストアンプの回路図である。

このゲインブーストアンプは、1.2Vの低電源電圧において、オペアンプの出力振幅範囲 を広く確保するため、トランスインピーダンス型とした[2][10][11]。また、直流利得を大 きくするために利得段を2段に設計した。

トランジスタ M7 のゲート端子は、ノードN1 に接続されている。トランジスタ M8

M8 M7

R C

R C

N1 N2

(b) (a)

OUT-IN+ M1

M3 M5

OUT+

M2

IN-M6 M4

C 2006 IEEE

図51 S/H回路と初段MDACに用いられた疑似差動オペアンプ(a)メインアンプ (b)ゲインブーストアンプ

図52 シミュレーションによる開ループ時の利得−周波数の関係 (a)ゲインブースト アンプ (b)オペアンプ全体(メインアンプ+ゲインブーストアンプ)

は、M7に並列に接続されており、そのゲート端子は、ノードN1と逆相で動作するノー ドN2に接続されている。この正帰還を持つ回路構成により、ゲインブーストアンプの初 段の出力インピーダンスが大きくなり、直流利得が増加する。結果として、オペアンプ全 体の直流利得が90dB以上となり、12bit分解能を満足するために十分な直流利得が確保 できた。図51(b)にみられるように、ゲインブーストアンプの位相補償のため、出力段に RCを加えた。1/RCによるゼロ点をノードN1 で発生するポールの近くに配置すること で、ゲインブーストアンプとしての十分なバンド幅が確保できる。

T

0 T

hold 12bit

accuracy C₀ C₁

C₀

Amp.

C₁

図53 シミュレーションによるホールドモード時のオペアンプ出力波形(S/H回路)

ゲインブーストアンプに採用した位相保証方法では、通常、ダブレット(キャンセルさ れないポール−ゼロ点のペア)ができる。一般的に、メインアンプでダブレットが発生す ると、時定数の大きな項ができてしまい、オペアンプに要求されるセトリング速度が満足 できなくなる可能性がある。しかしながら、ゲインブーストアンプは、メインアンプのカ スコードトランジスタを挟んでフィードバックループを形成しており、このローカルな

フィードバックがダブレットの影響を小さくする[12]。

図52(a)は、シミュレーションによる開ループ時のゲインブーストアンプの利得−周波

数の関係を示す。点線で囲まれた部分にダブレットがはっきり見られる。一方、図52(b) は、オペアンプ全体（メインアンプ＋ゲインブーストアンプ）の開ループ時の利得−周波 数の関係を示す。明らかに、ゲインブーストアンプで発生したダブレットの影響はみられ ず、利得のカーブがスムーズになっている。

さらに、メインアンプ自体は、信号を次段の変換ステージへ伝えるホールドモード時に は、閉ループで用いられている。閉ループにすることで、ダブレットの影響はさらに小さ くなるため、セトリング速度の遅い項の係数が小さくなり[12]、結果として、ゲインブー ストアンプで発生したダブレットがセトリング速度に与える影響は無視できる。

検証のため、オペアンプの出力応答をシミュレーションした。図 53 は、シミュレー ション条件とその条件下における出力応答波形を示している。要求される分解能が最も 高く、セトリング誤差を最も小さくする必要があるS/H回路において、ホールドモード 時に、オペアンプの出力電圧がフルスイング振れる条件でシミュレーションを実施した。

時刻t=0において、電圧V_max のサンプル容量C₀ をオペアンプのフィードバックルー プに、電圧Vmin の負荷容量C1 をオペアンプ出力にそれぞれ同時に接続した。なお、図 53には、簡略化のためシングルエンド構成で記載されているが、実際には差動構成であ る。このシミュレーション結果から、ホールドモード時間終了時（ホールドモードの時間 t=Tholdは、最大でA/D変換器の半クロック5nsだが、Ich/Qchのスイッチング時間や ノンオーバーラップ時間を考慮して、このシミュレーションでは、Thold=4.6nsとした。）

において、出力電圧V_out がフルスケール電圧から誤差±0.024%以内であり、セトリング

精度を12bit以上確保できていることが確認できた。

ゲインブーストアンプの消費電流はメインアンプの1/10以下であり、オペアンプ全体 の消費電力に与える影響は小さい。