本節では、3.2節で仮定した１〜６の妥当性について議論する。
まず、キャパシタ相対ミスマッチの標準偏差について、本論文では、測定誤差を約 30%許容できるとする。
例えば、相対ミスマッチが A/D 変換器の分解能に与える影響を 3σ で 0.5LSB以下 にしたい場合、99.7%の1対のキャパシタが 0.5LSB以下のミスマッチを持つことにな る。このとき、もし実際のキャパシタ相対ミスマッチの標準偏差が測定で得られた値より 30%大きかったとしても、依然として96.4%のキャパシタ対の相対ミスマッチは0.5LSB 以内であり、許容範囲内であると考える。
次に、提案する相対ミスマッチ検出回路を定量的に議論する。
CF/C0 = 0.5、VIN =VIN1−VIN2 = 0.5V にする。このとき、式(3.3)から、出力差 動電圧1mVがキャパシタ相対ミスマッチ0.05%に相当する。
このような条件の下で、次の6つの影響が無視できる。
1.オペアンプのDCオフセット· · ·数mVオーダーで発生すると推測される。Fig13(a) のリセットモードで検出し、評価結果から影響を取り除く事が可能。
2.オペアンプの直流利得とCMRR· · ·シミュレーション結果から、相対ミスマッチ検 出回路に使用したオペアンプの直流利得は約60dB、CMRRは約80dBである。よって、
オペアンプのループ利得が有限なことに起因した測定誤差は、1%以下で無視できる。ま た、CMRRが有限なことによる測定誤差は、さらに小さい値であり、同様に無視できる。
3.CF/C0 のばらつき· · ·このばらつきは数%と推定される。このばらつきによって、
測定する出力電圧が標準偏差σvの数%の誤差を持つ可能性がある。被測定対象の相対ミ スマッチについては、∆Ci(i=1,2,3,4)の平均が0であり、その標準偏差σiは、0より十 分大きいので、σi は検出可能であり、CF/C0 のばらつきは無視できる。
4. フィードバックキャパシタのミスマッチ · · · もし、CF1 = CF(1 + α)、CF2 = CF(1−α)(αは数%以下)とすると、式(3.1)は、
Vout = Q12
CF1 − Q34 CF2
∼= Q12(1−α)−Q34(1 +α) CF
= Q12 −Q34−α(Q12 +Q34)
CF (3.4)
となる。ここで、Q12 = (Q1R−Q1D)−(Q2R−Q2D)、Q34 = (Q3R−Q3D)−(Q4R−Q4D) である。
式(3.1)は、|Q12−Q34| ≪ |Q12+Q34|が成り立つ場合、αは出力差動電圧VOU T に 影響を与える。しかしながら、Q12−Q34 とQ12 +Q34 の標準偏差は明らかに同等であ り、また、αは1より十分小さい。よって、αがVOU T の標準偏差に与える影響は無視で きる。
5.寄生容量· · · オペアンプの入力部の寄生容量は、オペアンプが仮想接地されており、
入力部の電圧が一定なので無視できる。入力スイッチSWX の寄生容量は、周波数応答を 変化させるものの、入力信号VIN1、VIN2が一定であることから出力電圧には影響を与え ない。
6.クロックフィードスルー· · · 入力スイッチSWX はMOSトランジスタなので、短絡
C1 C4
5.と同様に、入力信号VIN1、VIN2が一定であることから、印加された電荷は低インピー ダンスノードであるこれらの入力信号源に吸収されてしまうため、無視できる。
オペアンプのフィードバックパスに接続されているスイッチSW1、SW2 のオペアンプ 入力部へのクロックフィードスルーは、フィードスルーする電荷量がそれぞれ同量であれ ば、出力差動電圧VOU T は変化しないが、通常、スイッチSW1、SW2 を構成するMOS トランジスタにミスマッチがあるため、VOU T は変化する。
これを補正するため、提案するキャパシタ相対ミスマッチ測定回路の動作モードを2つ 追加し、合計4つのモード(a)’〜(d)’で動作させるようにした。図14に各動作モードの 回路図を示す。
(a)’ リセットモード(Reset)· · ·前述(a)のリセットモードと同じ。
(b)’クロックフィードスルーモード(Feed-through)···SW1とSW2のみ開放し、SWX は(a)’のリセットモードのまま保つ。この動作モードにおいて、SW1 とSW2 のオペア ンプ入力部へのフィードスルーによる影響が出力差動電圧VOU T を変化させる。
(c)’ リセットモード(Reset)· · ·再び、前述(a)のリセットモードに戻して動作させる。
(d)’ 相対ミスマッチ検出モード(Mismatch)· · ·前述 (b)の相対ミスマッチ検出モード と同じ。
提案するキャパシタ相対ミスマッチ測定回路の各動作モードにおける差動出力電圧波形 は、図15のようになる。本章の目的であるキャパシタ相対ミスマッチは、(b)’のクロッ クフィードスルーモードと(d)’の相対ミスマッチ検出モードでの出力差動電圧VOU T の 差から導出される。
図14 提案するキャパシタ相対ミスマッチ測定回路の各動作モードにおける回路図
図15 提案するキャパシタ相対ミスマッチ測定回路の各モードにおける差動出力電圧波形