VHDLシミュレーションとIP機能シミュレーション・モデル用に、以下のステップ に従います。
1. <project directory>\testbenchディレクトリにディレクトリを作成します。
2. このディレクトリまらのシミュレーション・ツールを起動し、以下のライブラリ を作成します。
■ altera_mf
■ lpm
■ sgate
■ <device name>
■ altera
第 4 章 : コンパイルおよびシミュレーション 4–7 デザインのシミュレーション
■ <device name>_hssi
■ auk_ddr_hp_user_lib
3. 表 4–1に示すように、ファイルを適切なライブラリ（AFIモード）にコンパイル します。これらのファイルはVHDL93フォーマットです。
表 4‒1. コンパイルするファイル ̶VHDL IP 機能シミュレーション・モデル ライブラリ ファイル名
altera_mf <QUARTUS ROOTDIR>/eda/sim_lib/altera_mf_components.vhd
<QUARTUS ROOTDIR>/eda/sim_lib/altera_mf.vhd
lpm /eda/sim_lib/220pack.vhd
/eda/sim_lib/220model.vhd sgate eda/sim_lib/sgate_pack.vhd
eda/sim_lib/sgate.vhd
<device name> eda/sim_lib/<device name>_atoms.vhd eda/sim_lib/<device name>_ components.vhd eda/sim_lib/<device name>_hssi_atoms.vhd (1) altera eda/sim_lib/altera_primitives_components.vhd
eda/sim_lib/altera_syn_attributes.vhd eda/sim_lib/altera_primitives.vhd ALTGXB (1) <device name>_mf.vhd
<device name>_mf_components.vhd
<device name>_hssi (1) <device name>_hssi_components.vhd
<device name>_hssi_atoms.vhd auk_ddr_hp_user_lib <QUARTUS ROOTDIR>/
libraries/vhdl/altera/altera_europa_support_lib.vhd
<project directory>/<variation name>_phy_alt_mem_phy_seq_wrapper.vho
<project directory>/<variation name>_phy.vho
<project directory>/<variation name>.vhd
<project directory>/<variation name>_example_top.vhd
<project directory>/<variation name>_controller_phy.vhd
<project directory>/<variation name>_phy_alt_mem_phy_reconfig.vhd (2)
<project directory>/<variation name>_phy_alt_mem_phy_pll.vhd
<project directory>/<variation name>_phy_alt_mem_phy_seq.vhd
<project directory>/<variation name>_example_driver.vhd
<project directory>/<variation name>_ex_lfsr8.vhd testbench/<variation name>_example_top_tb.vhd testbench/<variation name>_mem_model.vhd
<project directory>/<variation name>_auk_ddr_hp_controller_wrapper.vho (HPC)
<project directory>/<variation name>_alt_ddrx_controller_wrapper.vho (HPC II)
表 4–1の注：
(1) Arria GX、Arria II GX、Stratix GX、Stratix II GX、およびStratix IVデバイスにのみ適用されます。
(2) Arria GX、Hardcopy II、Stratix II、およびStratix II GXデバイスにのみ適用されます。
4–8 第 4 章 : コンパイルおよびシミュレーション デザインのシミュレーション
1 NativeLinkを使用しない場合、Stratix IVデバイスをターゲットとしてシュミ
レータにシミュレートするには、Stratix IVおよびStratix IIIファイル (stratixiv_atomsおよびstratixiii_atoms) の両方を必要とします。
4. タイムステップをピコ秒に設定して、シミュレータにテストベンチをロードしま す。
Verilog HDLシミュレーションとIP機能シミュレーション・モデル用に、以下のス
テップに従います。
1. <project directory>\testbenchディレクトリにディレクトリを作成します。
2. このディレクトリからのシミュレーション・ツールを起動し、以下のライブラリ を作成します。
■ altera_mf_ver
■ lpm_ver
■ sgate_ver
■ <device name>_ver
■ altera_ver
■ ALTGXB_ver
■ <device name>_hssi_ver
■ auk_ddr_hp_user_lib
3. 表 4–2に示すように、ファイルを適切なライブラリにコンパイルします。
表 4‒2. コンパイルするファイル ̶Verilog HDL IP 機能シミュレーション・モデル ( その １ ) ライブラリ ファイル名
altera_mf_ver <QUARTUS ROOTDIR>/eda/sim_lib/altera_mf.v lpm_ver /eda/sim_lib/220model.v
sgate_ver eda/sim_lib/sgate.v
<device name>_ver eda/sim_lib/<device name>_atoms.v
eda/sim_lib/<device name>_hssi_atoms.v (1) altera_ver eda/sim_lib/altera_primitives.v
ALTGXB_ver (1) <device name>_mf.v
<device name>_hssi_ver (1) <device name>_hssi_atoms.v
第 4 章 : コンパイルおよびシミュレーション 4–9 デザインのシミュレーション
auk_ddr_hp_user_lib <QUARTUS ROOTDIR>/
libraries/vhdl/altera/altera_europa_support_lib.v alt_mem_phy_defines.v
<project directory>/<variation name>_phy_alt_mem_phy_seq_wrapper.vo
<project directory>/<variation name>.v
<project directory>/<variation name>_example_top.v
<project directory>/<variation name>_phy.v
<project directory>/<variation name>_controller_phy.v
<project directory>/<variation name>_phy_alt_mem_phy_reconfig.v (2)
<project directory>/<variation name>_phy_alt_mem_phy_pll.v
<project directory>/<variation name>_phy_alt_mem_phy.v
<project directory>/<variation name>_example_driver.v
<project directory>/<variation name>_ex_lfsr8.v testbench/<variation name>_example_top_tb.v testbench/<variation name>_mem_model.v
<project directory>/<variation name>_auk_ddr_hp_controller_wrapper.vo (HPC)
<project directory>/<variation name>_alt_ddrx_controller_wrapper.v (HPC II)
<project directory>/alt_ddrx_addr_cmd.v (HPC II)
<project directory>/alt_ddrx_afi_block.v (HPC II)
<project directory>/alt_ddrx_bank_tracking.v (HPC II)
<project directory>/alt_ddrx_clock_and_reset.v (HPC II)
<project directory>/alt_ddrx_cmd_queue.v (HPC II)
<project directory>/alt_ddrx_controller.v (HPC II)
<project directory>/alt_ddrx_csr.v (HPC II)
<project directory>/alt_ddrx_ddr2_odt_gen.v (HPC II)
表 4‒2. コンパイルするファイル ̶Verilog HDL IP 機能シミュレーション・モデル ( その ２ ) ライブラリ ファイル名
4–10 第 4 章 : コンパイルおよびシミュレーション デザインのシミュレーション
1 NativeLinkを使用しない場合、Stratix IVデバイスをターゲットとしてシュミ
レータにシミュレートするには、Stratix IVおよびStratix IIIファイル (stratixiv_atomsおよびstratixiii_atoms) の両方を必要とします。
4. 伝送遅、ピコ秒のタイムステップに使用され、および表 4–2にすべてのライブラ リを含むようにシミュレータをコンフィギュレーションします。
<project directory>/alt_ddrx_avalon_if.v (HPC II)
<project directory>/alt_ddrx_decoder_40.v (HPC II)
<project directory>/alt_ddrx_decoder_72.v (HPC II)
<project directory>/alt_ddrx_decoder.v (HPC II)
<project directory>/alt_ddrx_encoder_40.v (HPC II)
<project directory>/alt_ddrx_encoder_72.v (HPC II)
<project directory>/alt_ddrx_encoder.v (HPC II)
<project directory>/alt_ddrx_input_if.v (HPC II)
<project directory>/alt_ddrx_odt_gen.v (HPC II)
<project directory>/alt_ddrx_state_machine.v (HPC II)
<project directory>/alt_ddrx_timers_fsm.v (HPC II)
<project directory>/alt_ddrx_timers.v (HPC II)
<project directory>/alt_ddrx_wdata_fifo.v (HPC II)
<project directory>/alt_avalon_half_rate_bridge.v (HPC II)
表 4–2の注：
(1) Arria GX、Arria II GX、Stratix GX、Stratix II GX、およびStratix IVデバイスにのみ適用されます。
(2) Arria GX、Hardcopy II、Stratix II、およびStratix II GXデバイスにのみ適用されます。
表 4‒2. コンパイルするファイル ̶Verilog HDL IP 機能シミュレーション・モデル ( その ３ ) ライブラリ ファイル名
5. 機能の説明 ̶ALTMEMPHY
ALTMEMPHYメガファンクションは様々なアルテラ・デバイスにメモリ・デバイス、
メモリ・コントローラー及びユーザー・ロジックの間にデータパスを作成します。
ALTMEMPHYメガファンクションGUIにより、メモリ・インタフェースの複数のバリ
エーションをコンフィギュレーションすることができます。 ユーザー設計のコント ローラまたはアルテラの高性能コントローラのいずれかを使用して、ALTMEMPHYメ ガファンクション・バリエーションに接続することができます。 さらに、
ALTMEMPHYメガファンクションおよびアルテラの高性能コントローラはフル・レー
トとハーフ・レートのDDRおよびDDR2 SDRAMインタフェースに使用可能です。ｋ
1 ALTMEMPHYメガファンクションでサポートされていないレガシー・デバイス・ファ
ミリ（Cyclone、Cyclone II、Stratix、およびStratix GXデバイスなど）に対して、アル テラのレガシー統合スタティック・データパスおよびコントローラMegaCoreファン クションを使用します。
1 ALTMEMPHYメガファンクションが要件を適合しない場合、Quartus IIソフトウェアで
使用できるALTDLLおよびALTDQ_DQSメガファンクションを使用して、独自のメモ リ・インタフェース・データパスを作成することもできます。 しかしながら、タイミ ング解析およびデバッグを含めて、インタフェースの各側面に対する責任がありま す。
この章では、PHYとコントローラ間のインタフェースとしてAFIを使用するDDRお
よびDDR2 SDRAM ALTMEMPHYメガファンクションについて説明します。