トップレベル信号の記述
表 6–12に、クロックおよびリセット信号を示します。
表 6–13に、DDRおよびDDR2 SDRAM HPCのローカル・インタフェース信号を示しま す。
表 6‒11. テスト・ステータス [] ビット・マッピング ビット テスト
0 シーケンシャル・アドレス・テスト 1 不完全なライト・テスト
2 データ・マスク・ピン・テスト 3 アドレス・ピン・テスト 4 パワーダウン・テスト
5 セルフ・リフレッシュ・テスト 6 自動プリチャージ・テスト
表 6‒12. クロックおよびリセット信号
名称 入力/出力 説明
global_reset_n 入力 コントローラへの非同期リセット入力。その他のリセット信
号はすべて、再同期化されたこの信号から派生したものです。
この信号はLowの間、PLLを含む完全なALTMEMPHYメガ ファンクションをリセット状態に保持します。
pll_ref_clk 入力 PLLへの基準クロック入力。
soft_reset_n 入力 エッジ・検出リセット入力はSOPC Builderの使用または他の
システム・リセット・ロジックで制御されるのに対象としま す。 PHY内の使用されたPLLではなく、PHYに完全なリセッ トを発生したの時にアサートされます。
oct_ctl_rs_value 入力 シリアル終端抵抗値を指定するALTMEMPHY信号。ALT_OCT メガファンクション・出力Seriesterminationcontrol に接続しなければなりません。
oct_ctl_rt_value 入力 並列終端抵抗値を指定するALTMEMPHY信号。ALT_OCTメガ ファンクション・出力parallelterminationcontrolに 接続しなければなりません。
dqs_delay_ctrl_import 入力 このALTMEMPHYインスタンスで別のALTMEMPHYインスタン スのDLLを使用できるようにします。DLLを備えた
ALTMEMPHYインスタンスのexportポートを他の
ALTMEMPHYインスタンスのimportポートに接続します。
6–20 第 6 章 : 機能の説明 ̶ 高性能コントローラ トップレベル信号の記述
表 6‒13. ローカル・インタフェース信号 ( その １ )
信号名 入力/出力 説明
local_address[] 入力 バーストを開始する必要があるメモリ・アドレス。
■ フル・レート・コントローラ
このバスの幅は以下の式で決まります。
1チップ・セレクトの場合：
幅 = バンク・ビット + ロウ・ビット + カラム・ビット－ 1 複数のチップ・セレクトの場合：
幅 = チップ・ビット + バンク・ビット + ロウ・ビット + カラム・
ビット－ 1
バンク・アドレスは2ビット幅、ロウは13ビット幅、およびカラ ムは10ビット幅であると、ローカル・アドレスは24ビット幅で
す。 local_addressをバンク・アドレス、ロウ・アドレス、およ
びカラム・アドレスにマップするには。
local_address[23:22] = バンク・アドレス [1:0]
local_address[21:9] = ロウ・アドレス [13:0]
local_address [8:0] = col_address[9:1]
ローカル・データ幅はメモリ・データ・バス幅の2倍であるため、
メモリ・サイドのカラム・アドレス（4の倍数）の最下位ビット
（LSB）は無視されます。
■ ハーフ・レート・コントローラ このバスの幅は以下の式で決まります。
1チップ・セレクトの場合：
幅 = バンク・ビット + ロウ・ビット + カラム・ビット－ 2 複数のチップ・セレクトの場合：
幅 = チップ・ビット + バンク・ビット + ロウ・ビット + カラム・
ビット －2
バンク・アドレスは2ビット幅、ロウは13ビット幅、およびカラ ムは10ビット幅であると、ローカル・アドレスは23ビット幅で
す。 local_addressをバンク・アドレス、ロウ・アドレス、およ
びカラム・アドレスにマップするには：
local_addressは23ビット幅です。
local_address[22:21] = バンク・アドレス local_address[20:8] = ロウ・アドレス [13:0]
local_address [7:0] = col_address[9:2]
ローカル・データ幅はメモリ・データ・バス幅の4倍であるため、
メモリ・サイドのカラム・アドレスの2つのLSBは無視されます。
1 アドレス・マッピングの情報は、
<variation_name>_example_top.vまたはvhdファイルから 取得できます。
第 6 章 : 機能の説明 ̶ 高性能コントローラ 6–21 トップレベル信号の記述
local_be[] 入力 ライト時に個々のバイトをマスクするために使用するバイト・イ
ネーブル信号。local_beはアクティブHigh、mem_dmはアク ティブLowです。
local_wdataおよびlocal_beをmem_dqおよびmem_dmにマップ するには、32ビットlocal_wdataおよび16ビットmem_dqを持 つフル・レート・デザインを検討します。
Local_wdata = < 22334455 >< 667788AA >< BBCCDDEE >
Local_be = < 1100 >< 0110 >< 1010 >
これらの値は以下のようにマップします。
Mem_dq = <4455><2233><88AA><6677><DDEE><BBCC>
Mem_dm = <1 1 ><0 0 ><0 1 ><1 0 ><0 1 ><0 1 >
local_burstbegin 入力 Avalonバースト開始ストローブで、Avalonバーストの開始を示しま
す。 この信号を使用できるのは、ローカル・インタフェースが
Avalon-MMインタフェースで、メモリ・バースト・レングスが2よ
り大きい場合のみです。他のすべてのAvalon-MM信号とは異なり、
local_readyがディアサートされた場合、バースト開始信号はア サートされたままにはなりません。
ライト・トランザクションの場合、スレーブはlocal_ready信 号がデアサートされても、この信号を各バースト転送の開始時に アサートして、この信号をバースト転ごとに1クロックの間、High に維持します。 この信号はlocal_write_req信号がアサートさ れると、phy_clkの立ち上がりエッジでサンプリングされます。
スレーブはlocal_ready信号をディアサートした後、
local_ready信号は再びHighになるまで、マスターはアサートさ れたすべてのライト要求信号を保持します。
リード・トランザクションの場合は、データのlocal_address をメモリに読み込まれる時に、そしてリード・リクエストがア サートされた後に、この信号を1クロック・サイクルにアサート
します。 スレーブはlocal_ready（Avalonインタフェースでは
waitrequest_n）をディアサートした後、local_ready信号は 再びHighになるまで、マスターはアサートされたすべてのライト 要求信号を保持します。
local_read_req 入力 リード要求信号。
リード要求およびライト要求信号を同時にアサートされることは できません。
local_refresh_req 入力 ユーザ制御リフレッシュ要求。Enable User Auto-Refresh Controlsオ プションがオンの場合、local_refresh_reqが使用可能になり、
メモリ要件を満たすために十分なリフレッシュ要求を発行する必 要があります。 このオプションにより、複数のリフレッシュ・コマ ンドを同時に動作させる場合も含めて、メモリにリフレッシュが 発行されるタイミングを完全に制御することができます。リフ レッシュ要求は、リード要求およびライト要求がすでに処理中で ない限り、これらの要求よりも優先されます。
表 6‒13. ローカル・インタフェース信号 ( その ２ )
信号名 入力/出力 説明
6–22 第 6 章 : 機能の説明 ̶ 高性能コントローラ トップレベル信号の記述
local_size[] 入力 要求された、メモリへのリードまたはライト・アクセスのビート
数を制御します。この値は2進数としてエンコードされます。 値の 範囲は、メモリ・バースト・レングスと、ウィザードでフル・
レートまたはハーフ・レートのどちらを選択するかによって決ま ります。
メモリ・バースト・レングスが4で、ハーフ・レートの場合、
ローカル・バースト・レングスは1になるため、local_sizeは 常に1でドライブする必要があります。
メモリ・バースト・レングスが4で、フル・レートの場合、ロー カル・バースト・レングスは2で、リード要求またはライト要求 ごとにlocal_sizeに1または2を設定する必要があります。
local_wdata[] 入力 ライト・データ・バス。local_wdataの幅は、フル・レート・コ ントローラの場合はメモリ・データ・バスの2倍で、ハーフ・
レート・コントローラの場合はメモリ・データ・バスの4倍です。
local_write_req 入力 ライト要求信号。 リード要求およびライト要求信号を同時にアサー トされることはできません。
local_autopch_req 入力 プリチャージのユーザー・コントロール。 Enable Auto-Precharge
Controlオプションがオンになっている場合、
local_autopch_reqは使用可能になり、そして、コントローラ は自動プリチャージ・ライトまたは自動プリチャージ・リード・
コマンドを発行するのを要求できます。 これらのコマンドで、メモ リはコントローラから明示的なプリチャージ・コマンドなしで適 切な時間における現在のバンクにプリチャージ・コマンドを発行
します。 現在のリードまたはライトは現在開いているロウに発行す
る最後のものであるが分かる場合に役立ちます。 次回、そのバンク を使用する必要がある場合、アクセスするロウをアクティブにす る前にコントローラがバンクをプリチャージする必要がないので、
アクセスは、より迅速であるかもしれません。
local_powerdn_req 入力 パワーダウン機能のユーザー・コントロール。 Enable Power Down
Controlsオプションがイネーブルされるとき、コントローラは、関
連タイミング・パラメータに違反しないで、できるだけ早期にメ モリをパワーダウン状態に配置するのを要求することもでき、ま た、local_powerdn_ack信号をアサートすることによって応答
します。 この信号をアサートしたままで、メモリをパワーダウン状
態に保持することができます。 パワーダウン状態に保持する場合、
コントローラは、適切な間隔で周期オート・リフレッシュ・コマ ンドをメモリに発行するために、パワーダウン状態からメモリを 解放します。 パワーダウン状態からメモリを正常に出すと、
local_powerdn_ack信号をディアサートすることによって、パ ワーダウン状態からメモリをいつでもリリースすることができま す。
表 6‒13. ローカル・インタフェース信号 ( その ３ )
信号名 入力/出力 説明
第 6 章 : 機能の説明 ̶ 高性能コントローラ 6–23 トップレベル信号の記述
local_self_rfsh_r eq
入力 セルフ・リフレッシュ機能のユーザー・コントロール。 Enable Self-Refresh Controlsオプションがイネーブルされるとき、コント ローラはこの信号をアサートすることによって、セルフ・リフ レッシュ・ステートにメモリ・デバイスを配置するのを要求する こともできます。 コントローラは、関連タイミング・パラメータに 違反しないで、できるだけ早期にメモリをセルフ・リフレッシュ 状態に配置し、また、local_self_rfsh_ack信号をアサートす ることによって応答します。 この信号をアサートしたままで、メモ リをセルフ・リフレッシュ・ステートに保持することができます。
local_self_rfsh_req信号をディアサートすることによって、
セルフ・リフレッシュ状態からメモリをいつでもリリースするこ とができます。また、コントローラはセルフ・リフレッシュ状態 からメモリを正常に出すと、local__self_rfsh_ack 信号を ディアサートすることによって応答します。
phy_clk 出力 ALTMEMPHYメガファンクションがユーザに提供するシステム・ク
ロック。すべてのユーザー入力及びDDRの高性能コントローラー からの出力はこのクロックと同期する必要があります。
reset_phy_clk_n 出力 ALTMEMPHYメガファンクションがユーザーに提供するリセット信 号。phy_clkクロック・ドメインに非同期にアサートされ、同期 的にディアサートされます。
aux_full_rate_clk 出力 ALTMEMPHYメガファンクションがユーザに提供する代替クロッ ク。このクロックは、外部メモリ・インタフェースと同じ周波数 である必要があります。ハーフ・レート・モードの場合、このク ロックは2倍のphy_clk周波数であり、また2xクロックを要求 するときに使用できます。 フル・レート・モードの場合、このク ロックはphy_clk信号と同じPLL出力でドライブされます。
aux_half_rate_clk 出力 ALTMEMPHYメガファンクションがユーザに提供する代替クロッ
ク。 このクロックは常に外部メモリ・インタフェースとして周波数
の半分で実行されます。 フル・レート・モードの場合、このクロッ クはphy_clk周波数の半分であり、またハーフ・レートブリッジ のユーザー・サイドをクロックするのに使用できます。ハーフ・
レート・モードの場合、このクロックはphy_clk信号と同じPLL 出力でドライブされます。
dll_reference_clk 出力 外部でインスタンス化されたDLLに供給される基準クロック。
reset_request_n 出力 PLL出力がロックされていないことを示すリセット要求出力。任意
のシステム・レベル・リセット・コントローラへのリセット要求 入力としてこの信号を使用します。PLLがロックしている間、この 信号は常にLowです。したがって、この信号を使用するどのリ セット・ロジックにも、レベル検出ではなく、立ち下がりエッジ でリセット要求を検出すべきです。
表 6‒13. ローカル・インタフェース信号 ( その ４ )
信号名 入力/出力 説明