• 検索結果がありません。

デザインを既存のHPCからより効率的なHPC IIにマイグレーションする場合、以下 を実行することを確認してください。

Preset Editorダイアログ・ボックスでは、以下のタイミング・パラメータを割り当

てて、メモリ仕様を合わせます。メモリ・データシートに従って、これらのパラ メータを設定します。

tFAW

tRRD

tRTP

例えば、Micron DDR3-800データシートには、tFAW=40 ns、tRRD=10 ns、tRTP=10 ns。

Avalon-MMインタフェースを使用する場合、HPC IIはトップレベル変更を必要とせ

ずに、AFIとAvalonインタフェースに対してポート・インタフェースを置き換え ます。

7–2 第 7 章 : 機能の説明 ̶ 高性能コントローラ II HPC から HPC II へのアップグレード

HPC IIに対して、側波帯信号は多少異なります。 これらの信号を使用する場合、次

のステップを実行する必要があります。

local_refresh_req

どのチップにユーザー・リフレッシュを発行するかを制御するために、追加 アクティブHigh信号、local_refresh_chipをドライブする必要がありま す。

local_powerdn_req

HPC IIでユーザー・マニュアル・パワー信号はサポートされなくなります。 代

わりに、MegaWizard Plug-In ManagerのController Settingsタブで自動パワー・

ダウンを選択でき、そして、コントローラが自動的にメモリをパワー・ダウ ンしてから目的のタイム・アウト(n サイクル)を指定します。

HPC IIは特定のメモリのバースト・レングスのみをサポートするので、表 7–1でコ

ントローラ設定を合わせるようにメモリのバースト・レングスをアップデートす る必要があります。

HPC IIは1~64の範囲の任意のユーザー・バースト・レングスをサポートするた

め、HPC IIにおけるmax_local_size値を調整することができます。 最大ロー カル・サイズ値を調整することによって、local_size信号の幅が変化します。

最大local_size信号の値は2n–1であり、ここで、nはlocal_size信号の幅 です。 HPには、1または2の固定local_size信号幅があります。

表 7‒1. バースト・レングスサポート

コントローラ HPC HPC II

DDR 2および4のバースト・レングス フル・レート・モードにお ける4のバースト・レング ス、およびハーフ・レー ト・モードにおける8の バースト・レングス。

DDR2 4のバースト・レングス

第 7 章 : 機能の説明 ̶ 高性能コントローラ II 7–3 ブロック説明

ブロック説明

図 7–1に、DDRまたはDDR2 SDRAM HPC IIのトップレベルのブロック図を示します。

図 7–2に、DDRまたはDDR2 SDRAM HPC IIアーキテクチャのブロック図を示します。

図 7‒1. DDR および DDR2 SDRAM HPC II のブロック図 

7–1の注:

(1) DDR2 SDRAM HPC II用のみ。

local_addr local_be local_burstbegin local_read_req local_refresh_req local_refresh_chip local_size local_wdata local_write_req local_autopch_req local_self_rfsh_req local_multicast csr_addr csr_read_req csr_wdata csr_write_req

mem_a mem_ba mem_cas_n mem_cke mem_cs_n mem_dq mem_dqs mem_dm mem_odt (1) mem_ras_n mem_we_n local_init_done

local_rdata local_rdata_valid local_rdata_error local_ready local_refresh_ack local_wdata_req local_powerdn_ack local_self_rfsh_ack ecc_interrupt csr_rdata csr_rdata_valid csr_waitrequest

コントローラ・

ロジック DDR/DDR2 SDRAM 高性能コントローラ II

ALTMEMPHY メガファンクション

7–4 第 7 章 : 機能の説明 ̶ 高性能コントローラ II ブロック説明

図 7–2のブロックについては、以下の項で説明しています。