表 3–8に、Controller Settingsタブで提供されたオプションを示します。
表 3‒8. コントローラ設定 ( その１ ) パラメータ名
コントローラ・アーキ
テクチャ 説明
Controller architecture — コントローラ・アーキテクチャを指定します。
Enable self-refresh controls 両方あり コントローラが外部メモリ・デバイスをセルフ・リフ
レッシュ・モードに置く時間を制御することができるよ うにオンにし、7–8ページの「ユーザーが制御したセル フ・リフレッシュ・ロジック」を参照してください。
Enable power down controls HPC コントローラが外部メモリ・デバイスをパワーダウン・
モードに置く時間を制御することができるようにオンに します。
Enable auto power down HPC II 指定されたアイドル・コントローラ・クロック・サイク
ル数はコントローラで観測された後、コントローラが自 動的に外部メモリ・デバイスをパワーダウン・モードに 置くようにオンにします。コントローラがAuto Power
Down Cyclesフィールドにメモリをパワーダウンした後
に、アイドル・サイクル数を指定することができて、
7–8ページの「自動パワーダウンかつプログラマブル・
タイムアウト」を参照してください。
Auto power down cycles HPC II コントローラが外部メモリ・デバイスをパワーダウン・
モードに置く前に、目的のアイドル・コントローラ・ク ロック・サイクル数を決定します。 正当な範囲は1～ 65,535です。
値を0クロック・サイクルに設定する場合、自動パワー ダウン・モードがディセーブルされます。
Enable user auto-refresh controls
両方あり コントローラが外部メモリ・デバイスをリフレッシュ・
モードに置く時間を制御することができるようにオンに します。
Enable auto-precharge control
両方あり コントローラ・トップ・レベル上の自動プリチャージ・
コントロールをイネーブルするように、オンにします。
リードおよびライト・バーストを要求している間に自動 プリチャージ・コントロール信号をアサートすること で、コントローラが現在開いているページをライトまた はリード・バーストの最後に閉じる必要があるかどうか
（自動プリチャージ）を指定できます。
第 3 章 : パラメータの設定 3–17 DDR または DDR2 SDRAM 高性能コントローラのパラメータ設定
Local-to-memory address mapping
HPC II Avalonインタフェース上のアドレス・ビットとメモリ・
インタフェース上のチップ、ロウ、バンクとカラム・
ビット間のマッピングを制御できます。
アプリケーションがメモリ・デバイスのカラム・サイズ より大きいバーストを発行する場合、
Chip-Row-Bank-Columnオプションを選択します。 このオ プションで、コントローラはバーストがカラムの終わり に到着するとき、現在開いているロウを変更するという 効果を非表示にするのに先行バンク管理機能を使用でき ます。
他方、アプリケーションに複数のマスターが独立したメ モリの領域を使用する場合は、Chip-Bank-Row-Columnの オプションを選択してください。 このオプションで、メ モリに物理バンクを各マスターに割り当てるのにトッ プ・アドレス・ビットを使用できます。 物理的なバンク の割り当てにより、複数のマスターが同時に同じバンク をアクセスすることを避けられます。そうしないと、コ ントローラーが同じバンクのロウを開いたり閉じたりす る必要があるため、効率が下がっています。
Command queue look-ahead depth
HPC II このオプションで、先行バンクの管理にリード及びライ
トのリクエスト数をコントロールするために、先行コマ ンドの列の深さのレベルが選択できます。7–5ページ の「コマンド・キュー」を参照してください。
Local maximum burst count HPC II コントローラ・スレーブ・ポートが受け入れる最大の
Avalonバースト・カウントをコンフィギュレーションす
るためにバースト・カウントを指定します。
Enable configuration and status register interface
HPC II ランタイム・コンフィギュレーションおよびメモリ・コ
ントローラのステータス検索をイネーブルするのにオン にします。 このオプションをイネーブルにすると、追加
Avalon-MMスレーブ・ポートはメモリコントローラ・
トップレベルに加えて、メモリ・タイミング・パラメー タ、メモリ・アドレス・サイズとモード・レジスタ設 定、およびコントローラ機能のランタイム・コンフィ ギュレーションおよびステータス検索が可能にします。
Error Detection and Correction Logicがイネーブルされると き、同じスレーブ・ポートで、このロジックのステータ
?????????????????? ページ の「コンフィギュレーションおよびステータス・レジス
タ(CSR)インタフェース」を参照してください。
Enable error detection and correction logic
両方あり シングル・ビット誤り訂正およびダブル・ビット・エ ラー検出のための誤り訂正コード（ECC）をイネーブル するのにオンにします。 HPCおよびHPC IIの場合、それ ぞれ6–6ページの「誤り訂正コード（ECC）」 および7–8 ページの「誤り訂正コード（ECC）」を参照してくださ い。
表 3‒8. コントローラ設定 ( その２ ) パラメータ名
コントローラ・アーキ
テクチャ 説明
3–18 第 3 章 : パラメータの設定 DDR または DDR2 SDRAM 高性能コントローラのパラメータ設定
Enable auto error correction HPC II ECCロジックはシングル・ビット・エラーを検出すると
き、オンにしてコントローラはオート訂正を実行しま
す。 あるいは、より良いシステム効率のため、希望の時
にこのオプションをオフにして、誤り訂正をケジュール することができます。7–8ページの「誤り訂正コード
（ECC）」を参照してください。
Enable multi-cast write control
HPC II コントローラ・トップレベル上のマルチ・キャスト・ラ
イト・コントロールをイネーブルするようにオンにしま
す。 ライト・バーストを要求するときマルチ・キャス
ト・ライト・コントロールをアサートすると、メモリ・
システムのすべてのチップ・セレクトに書き込むライ ト・データが生成されます。 マルチ・キャスト・ライト はレジスタされたDIMMインタフェースまたはECCが有 効な場合でサポートされていません。
Multiple controller clock sharing
両方あり このオプションはSOPC Builderのフローでのみ使用でき
ます。 互換性のあるPLLを持つシステムで、1個のコン
トローラが別のコントローラからAvalonクロッを使用で きるようにオンにします。 このオプションはマスタ・ロ ジックに同期する2つ以上のメモリ・コントローラのあ るSOPC Builderシステムを作成できます。7–5ページ の「コマンド・キュー」を参照してください。
Local interface protocol HPC ユーザー・ロジックとメモリ・コントローラ間のローカ
ル・インタフェースを指定します。 Avalon-MMインタ フェースを使用して、他のAvalon-MMペリフェラルに簡 単に接続することができます。
HPC IIアーキテクチャは、Avalon-MMインタフェースの みをサポートします。
表 3‒8. コントローラ設定 ( その３ ) パラメータ名
コントローラ・アーキ
テクチャ 説明
4. コンパイルおよびシミュレーション
MegaCoreファンクションにパラメータを設定した後、MegaCoreファンクションのバ
リエーションをデザインに組み込み、シミュレーション、およびコンパイルを実行 することができます。 以下の項では、デザインをコンパイルおよびシミュレートする ために実行する必要があるステップを詳しく説明しています。