[PDF] Top 20 J103 e IEICE 2003 6 最近の更新履歴 Hideo Fujiwara J103 e IEICE 2003 6

... 3. RTL Segments and Their Testing In this paper, we consider MUX select lines and regis- ter load lines as RTL segments. Each segment starts at the CLR and ends at a MUX or a register of the data path. A transition at ... 完全なドキュメントを参照

... E-mail: {tsuyo-i, ohtake, fujiwara}@is.aist-nara.ac.jp Abstract In this paper, we present a new structure, called discontinuous reconvergence structure (DR-structure), of se- quential circuits. We show that the ... 完全なドキュメントを参照

... [6] S. Ravi, G. Lakshminarayana, and N. K. Jha. TAO: Regular expres- sion based register-transfer level testability analysis and optimization. IEEE Trans. on VLSI Systems , 9(11):357–370, Dec. 2001. [7] H. Wada, ... 完全なドキュメントを参照

... There are two works [14, 15] realizing the consecutive test access for both cores and interconnects. In [14], we proposed a kind of testability of SoCs called consecutive testability and consecutively transparency of ... 完全なドキュメントを参照

... 2 Related Work Several approaches addressing issues that are to be considered when developing a SOC test solution have been proposed. Zorian proposed a scheduling technique that minimizes the test time while considering ... 完全なドキュメントを参照

... 6. Conclusions The framework of a SoC test architecture generation containing a database which stores the test cost information on several DFTs for every core, and DFT selection part which performs DFT selection ... 完全なドキュメントを参照

... 5. Conclusion This paper proposed a test generation method using several PCTPTs for RTL data path. The optimization problem for test plan grouping is also formulated using ILP to shorten test length under a test ... 完全なドキュメントを参照

... Objective: minimization of area overhead We can augment functions of a controller by adding tran- sitions, states, and primary inputs. For a datapath, we add hold function to registers or thru function to modules. Thru ... 完全なドキュメントを参照

... be always transformed into a test sequence for f σ 1 f e by using the sequence transformation τ. Thus, the theorem is proved. From this theorem and the contraposition of condition 1 in the theorem, we can see that ... 完全なドキュメントを参照

... g = off( f ), because, from Definition 5, L(P) is obtained by moving all the inverters on P to the primary input of P . Therefore, if a vector pair whose second vector is v is applied to C, all the off-input of P meets ... 完全なドキュメントを参照

... 電子情報通信学会論文誌 2001/1 Vol. J84–D–I No. 1 ト対象回路の外部入力，外部出力のみに付加する．そ して，データパス中の各組合せ回路要素（演算器，マ ルチプレクサなど）ごとにテストを行う．つまり，テ ストパターンをテストパターン生成器から各組合せ回 路要素まで伝搬し，応答をその組合せ回路要素から応 答解析器まで伝搬する．このテストパターン，応答の ... 完全なドキュメントを参照

... ，計算能力，通信能力など の点でパフォーマン スが 低いため ，移動端末にかか る負荷が 小さい手法が 望まれ る．分散シ ステムの問題とし て ， 端末の移動や ，トポロジーの変化に 伴うオーバヘッド を考慮し なければ ならない．更に ，無線チャネル の帯域幅 の空間再利用の観点など から ，クラスタ構成をすることによって ... 完全なドキュメントを参照

... mux1 の伝搬入力 y 5 の取り得る順序深度は， y 0 まで の制御経路上に TM1 が存在するので， 0 または 1 と なる． mux1 の非伝搬入力 x 5 までの制御経路の順序 深度は 1 であるので， y 5 までの制御経路の順序深度 が 0 となるように y 5 の制御 経路を変更 することで， ... 完全なドキュメントを参照

... 値がど のプ ロセ スの 入 力 変数 val の 値と も 一致し な いことや ，あるプ ロセ スの入力変数の値がど のプ ロセ スの作業変数の値とも一致し ない可能性がある．そこ で 本プ ロト コルでは ，作業用変数の値を並べ換え るこ とにより，ヒープ 順序を実現し た後，ネット ワーク全 体に ... 完全なドキュメントを参照

... VLSI の大規模化，複雑化に伴い， VLSI のテスト はますます困難な問題となっており，テストの費用の 削減及びテストの質の向上が求められている．テスト 費用を示す評価尺度として，テスト生成時間やテスト 実行時間がある．また，テストの質を示す評価尺度と して，故障検出効率がある．故障検出効率は，回路の ... 完全なドキュメントを参照

... P MUX =0.2P u . The peak power constraint is assumed to be P max =17.5 P u . If we resolve this example using adjacent non-scan BIST scheme the registers R4, R5, R6 and R7 can be enhanced to BILBOs and R1, R2 can ... 完全なドキュメントを参照

... Stage2 in the case of α = 1 where test buses are added for scan ports and all cores are made consecutively transparent. This figure represents only the assignment of cores and do not shows the routing of test buses ... 完全なドキュメントを参照

... SoC の外部から内部の各コアへのテストアクセスが可能で ある必要が ある．更に ，このテストアクセス方式によりコア間の信号線も可検査である必要が ある． SoC では縮 退故障など のような論理故障のみならず，遅延故障など のようなタ イミング 故障のテ スト も重要となる．そのた めには ，コアに 実動作速度（ ... 完全なドキュメントを参照

... 昭 44 阪大・工・電子卒．昭 46 同大大 学院博士後期課程了．阪大工学部助手，明 治大理工学部教授を経て，現在，奈良先端 科学技 術大学院大学情報科 学研究科教授． 昭 56 ウォータールー大客員助教授．昭 59 マッギル大客員準教授．論理設計，高信頼 設 計 ，設 計 自 動化 ，テ ス ト容 易 化 設計 ，テ ス ト生 成 ，並 列処 理，計算複雑度に関する研[r] ... 完全なドキュメントを参照

... 入力隣接レジスタにデータ転送を行う命令が別のレジ スタの値を必要とするかもしれない．すなわち，ある 命令に先行して別の命令を実行する必要がある．提案 手法では，選択した複数の命令の実行順序に関する依 存関係を半順序関係として抽出し，外部入力から入力 隣接レジスタの値を正当化するために必要なすべての ... 完全なドキュメントを参照