140
ATmega8U2/16U2/32U2
■ ﾋﾞｯﾄ1 - ALLOC : ｴﾝﾄﾞﾎﾟｲﾝﾄ ﾒﾓﾘ割り当て (Endpoint Allocation Bit)
このﾋﾞｯﾄへの1書き込みは選択したｴﾝﾄﾞﾎﾟｲﾝﾄに対して指定したﾒﾓﾘ量(ｴﾝﾄﾞﾎﾟｲﾝﾄ容量×ﾊﾞﾝｸ数)の割り当てを許します。このﾋﾞｯﾄへ の0書き込みは選択したｴﾝﾄﾞﾎﾟｲﾝﾄに対して先に割り当てたﾒﾓﾘの開放を許します。
より多くの詳細については128頁の「ｴﾝﾄﾞﾎﾟｲﾝﾄの活性化(有効設定)」項をご覧ください。
■ ﾋﾞｯﾄ0 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
21.19.6. ｴﾝﾄﾞﾎﾟｲﾝﾄX状態0ﾚｼﾞｽﾀ (USB Endpoint X Status 0 Register) UESTA0X
CFGOK OVERFI UNDERFI - DTSEQ1 DTSEQ0 NBUSYBK1 NBUSYBK0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UESTA0X ($EE)
R R
R R
R R/W
R/W R
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - CFGOK : 形成状態ﾌﾗｸﾞ (Configuration Status Flag)
このﾌﾗｸﾞは選択したｴﾝﾄﾞﾎﾟｲﾝﾄのｴﾝﾄﾞﾎﾟｲﾝﾄ容量(EPSIZE)とﾊﾞﾝｸ数(EPBK)が最大FIFO容量に正しく対照された時にﾊｰﾄﾞｳｪｱによっ て設定(1)されます。このﾋﾞｯﾄは割り当て(ALLOC)ﾋﾞｯﾄが設定(1)される時に更新され、選択したｴﾝﾄﾞﾎﾟｲﾝﾄに対してUSB制御器が正し いﾒﾓﾘ量を割り当てられない場合、このﾌﾗｸﾞが解除(0)されます。
このﾋﾞｯﾄが解除(0)されている場合、使用者は正しいEPSIZEとEPBK値でｴﾝﾄﾞﾎﾟｲﾝﾄ形成1(UECFG1X)ﾚｼﾞｽﾀを再設定すべきです。
■ ﾋﾞｯﾄ6 - OVERFI : ｵｰﾊﾞｰﾌﾛｰ異常割り込み要求ﾌﾗｸﾞ (Overflow Error Interrupt Flag)
このﾌﾗｸﾞは等時(Isochronous)ｴﾝﾄﾞﾎﾟｲﾝﾄでｵｰﾊﾞｰﾌﾛｰ異常が起きた時にﾊｰﾄﾞｳｪｱによって設定(1)されます。このOVERFIﾌﾗｸﾞは流 れ異常割り込み許可(FLERRE)ﾋﾞｯﾄが設定(1)されている場合に"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。このﾋﾞｯﾄへの0 書き込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは 無効です。
より多くの詳細については131頁の「等時(Isochronous)動作」をご覧ください。
■ ﾋﾞｯﾄ5 - UNDERFI : ｱﾝﾀﾞｰﾌﾛｰ異常割り込み要求ﾌﾗｸﾞ (Underflow Error Interrupt Flag)
このﾌﾗｸﾞは等時(Isochronous)ｴﾝﾄﾞﾎﾟｲﾝﾄでｱﾝﾀﾞｰﾌﾛｰ異常が起きた時にﾊｰﾄﾞｳｪｱによって設定(1)されます。このUNDERFIﾌﾗｸﾞは流 れ異常割り込み許可(FLERRE)ﾋﾞｯﾄが設定(1)されている場合に"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。このﾋﾞｯﾄへの0 書き込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは 無効です。
より多くの詳細については133頁の「等時(Isochronous)動作」をご覧ください。
■ ﾋﾞｯﾄ4 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ3,2 - DTSEQ1,0 : 交互ﾃﾞｰﾀ番号ﾌﾗｸﾞ (Data Toggle Sequencing Flag)
これらのﾌﾗｸﾞは表21-4.で示されるように現在のﾊﾞﾝｸのPIDﾃﾞｰﾀを示すためにﾊｰﾄﾞｳｪ ｱによって設定されます。
OUT転送に対して、この値は現在のﾊﾞﾝｸで受信した最後の交互ﾃﾞｰﾀ番号を示しま す。IN転送に対して、この値は送るべき次ﾊﾟｹｯﾄに対して使用されるべき交互ﾃﾞｰﾀ番 号を示します。これは現在のﾊﾞﾝｸと無関係です。
表21-4. DTSEQ1,0ﾌﾗｸﾞの意味
0 0 DATA0
21.19.7. ｴﾝﾄﾞﾎﾟｲﾝﾄX状態1ﾚｼﾞｽﾀ (USB Endpoint X Status 1 Register) UESTA1X
- - - CTRLDIR CURRBK1 CURRBK0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UESTA1X ($EF)
R R
R R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7～3 - Res : 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ2 - CTRLDIR : 制御転送方向 (Control Direction)
このﾌﾗｸﾞは設定(SETUP)ﾊﾟｹｯﾄが受信された時にUSB制御器によって設定更新されます。このﾌﾗｸﾞは後続するﾊﾟｹｯﾄの方向を与える ので、ﾃﾞﾊﾞｯｸﾞ目的に使用できます。このﾌﾗｸﾞからの1読み込みは後続するﾊﾟｹｯﾄがIN要求用で、0読み込みは後続するﾊﾟｹｯﾄがOUT 要求用であることを意味します。
■ ﾋﾞｯﾄ1,0 - CURRBK1,0 : 現ﾊﾞﾝｸ番号 (Current Bnak)
これらのﾌﾗｸﾞは表21-6.で示されるように選択したｴﾝﾄﾞﾎﾟｲﾝﾄで使用されている現在の ﾊﾞﾝｸ番号を示すためにﾊｰﾄﾞｳｪｱによって設定されます。これらのﾌﾗｸﾞは制御ｴﾝﾄﾞﾎﾟｲ ﾝﾄに関係しません(制御ｴﾝﾄﾞﾎﾟｲﾝﾄは2重ﾊﾞﾝｸ形態に設定できません)。これらのﾌﾗｸﾞ はﾃﾞﾊﾞｯｸﾞ目的に使用でき、2重ﾊﾞﾝｸ形態のｴﾝﾄﾞﾎﾟｲﾝﾄでのﾃﾞｰﾀ転送に対する任意機 能です。
表21-6. CURRBK1,0ﾌﾗｸﾞの意味
0 0 ﾊﾞﾝｸ0
CURRBK1 CURRBK0 現ﾊﾞﾝｸ番号
0 1 ﾊﾞﾝｸ1
1 0 (予約)
1 1
21.19.8. ｴﾝﾄﾞﾎﾟｲﾝﾄX割り込み要求ﾚｼﾞｽﾀ (USB Endpoint X Interrupt Register) UEINTX
FIFOCON NAKINI RWAL NAKOUTI RXSTPI RXOUTI STALLEDI TXINI
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UEINTX ($E8)
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - FIFOCON : FIFO制御 (FIFO Control Bit)
このﾋﾞｯﾄはｿﾌﾄｳｪｱによって0を書くことだけができます。このﾋﾞｯﾄへの1書き込みは無効です。このﾋﾞｯﾄの動きは選択したｴﾝﾄﾞﾎﾟｲﾝﾄの 方向に依存します。
・ OUTと制御(CONTROL)ｴﾝﾄﾞﾎﾟｲﾝﾄに対して :
このﾌﾗｸﾞは新規OUTﾒｯｾｰｼﾞが現在のﾊﾞﾝｸ内に格納された時にUSB制御器によって設定(1)されます。この状況に於いてOUTﾃﾞｰﾀ 受信割り込み要求(RXOUTI)またはSETUP受信割り込み要求(RXSTPI)のﾌﾗｸﾞも同時に更新されます。このﾋﾞｯﾄへの0書き込みは現 在のﾊﾞﾝｸを開放して次のﾊﾞﾝｸに切り替えます。
・ INｴﾝﾄﾞﾎﾟｲﾝﾄに対して :
このﾌﾗｸﾞは現在のﾊﾞﾝｸが空で次のﾃﾞｰﾀ ﾊﾞｲﾄを格納できる時にUSB制御器によって設定(1)されます。この状況に於いて送信可割り 込み要求(TXINI)ﾌﾗｸﾞも同時に更新されます。このﾋﾞｯﾄへの0書き込みはFIFO内容を送信して次のﾊﾞﾝｸに切り替えます。
■ ﾋﾞｯﾄ6 - NAKINI : IN受信否定応答割り込み要求ﾌﾗｸﾞ (NAK IN Received Interrupt Flag)
このﾌﾗｸﾞはﾎｽﾄからのIN要求の応答で否定応答(NAK)ﾊﾝﾄﾞｼｪｰｸが送られた時に設定(1)されます。このNAKINIﾌﾗｸﾞはIN受信否定 応答割り込み許可(NAKINE)ﾋﾞｯﾄが設定(1)されているなら、"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。このﾋﾞｯﾄへの0書き 込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効 です。
■ ﾋﾞｯﾄ5 - RWAL : 読み書き可ﾌﾗｸﾞ (Read/Write Allowed Flag)
このﾌﾗｸﾞはUSB制御器によって設定(1)され、制御ｴﾝﾄﾞﾎﾟｲﾝﾄを除く全てのｴﾝﾄﾞﾎﾟｲﾝﾄ形式に関係します。INｴﾝﾄﾞﾎﾟｲﾝﾄについて、こ のﾌﾗｸﾞは現ﾊﾞﾝｸが一杯でない、換言するとﾌｧｰﾑｳｪｱがFIFO(UEDATXﾚｼﾞｽﾀ)内に最低1つ以上のﾊﾞｲﾄを押し込める時に設定(1)さ れます。OUTｴﾝﾄﾞﾎﾟｲﾝﾄについて、現ﾊﾞﾝｸが空でない、換言するとﾌｧｰﾑｳｪｱがFIFO(UEDATXﾚｼﾞｽﾀ)から読める時に設定(1)されま す。不能応答(STALL)ﾊﾝﾄﾞｼｪｰｸ要求(STALLRQ)が設定(1)、またはｴﾝﾄﾞﾎﾟｲﾝﾄ異常の1つが設定(1)されている場合、このﾌﾗｸﾞは設 定(1)され得ません。
■ ﾋﾞｯﾄ4 - NAKOUTI : OUT受信否定応答割り込み要求ﾌﾗｸﾞ (NAK OUT Received Interrupt Flag)
このﾌﾗｸﾞはﾎｽﾄからのOUT要求の応答で否定応答(NAK)ﾊﾝﾄﾞｼｪｰｸが送られた時にUSB制御器によって設定(1)されます。このNAK OUTIﾌﾗｸﾞはOUT受信否定応答割り込み許可(NAKOUTE)が設定(1)されているなら、"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することがで
142
ATmega8U2/16U2/32U2
■ ﾋﾞｯﾄ3 - RXSTPI : SETUP受信割り込み要求ﾌﾗｸﾞ (Received SETUP Interrupt Flag)
このﾌﾗｸﾞはﾎｽﾄから新規の有効な(異常なしの)設定(SETUP)ﾊﾟｹｯﾄが受信された時にUSB制御器によって設定(1)されます。このRXS TPIﾌﾗｸﾞはSETUP受信割り込み許可(RXSTPE)ﾋﾞｯﾄが設定(1)されているなら、"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。
このﾋﾞｯﾄへの0書き込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの 1書き込みは無効です。
■ ﾋﾞｯﾄ2 - RXOUTI/KILLBK : OUTﾃﾞｰﾀ受信割り込み要求ﾌﾗｸﾞ (Received OUT Data Interrupt Flag) ｴﾝﾄﾞﾎﾟｲﾝﾄの方向に依存して、このﾋﾞｯﾄは2つの機能を持ちます。
・ ｴﾝﾄﾞﾎﾟｲﾝﾄOUＴ方向 (RXOUTIﾌﾗｸﾞ)
このﾌﾗｸﾞは現ﾊﾞﾝｸが新規ﾊﾟｹｯﾄを含む時にUSB制御器によって設定(1)されます。このRXOUTIﾌﾗｸﾞはOUTﾃﾞｰﾀ受信割り込み許可 (RXOUTE)ﾋﾞｯﾄが設定(1)されているなら、"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。このﾋﾞｯﾄへの0書き込みは割り込み 元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効です。
・ ｴﾝﾄﾞﾎﾟｲﾝﾄIN方向 (KILLBKﾋﾞｯﾄ)
このﾋﾞｯﾄへの1書き込みは最後に格納されたﾊﾞﾝｸを消去(無効化)します。この手続きは前もって格納されたｴﾝﾄﾞﾎﾟｲﾝﾄを取り消すの に使用することができます。ｿﾌﾄｳｪｱによる解除(0)は無効です。失敗中止(Abort)でのより多くの詳細については133頁の「失敗中止 (Abort)」をご覧ください。
■ ﾋﾞｯﾄ1 - STALLEDI : 不能応答送信完了/異常検出割り込み要求ﾌﾗｸﾞ (STALLEDI Interrupt Flag)
このﾌﾗｸﾞは不能応答(STALL)ﾊﾝﾄﾞｼｪｰｸが送出された時、または等時(Isochronuos)OUTｴﾝﾄﾞﾎﾟｲﾝﾄでCRC異常が検出された時に USB制御器によって設定(1)されます。このSTALLEDIﾌﾗｸﾞは不能応答/異常検出割り込み許可(STALLEDE)ﾋﾞｯﾄが設定(1)されてい るなら、"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。このﾋﾞｯﾄへの0書き込みは割り込み元の受け取りを通知します(その前 にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効です。
■ ﾋﾞｯﾄ0 - TXINI : 送信可割り込み要求ﾌﾗｸﾞ (Transmiter Ready Flag)
このﾌﾗｸﾞは現ﾊﾞﾝｸが空で満たすことができる時にUSB制御器によって設定(1)されます。このTXINIﾌﾗｸﾞは送信可割り込み許可(TXIN E)ﾋﾞｯﾄが設定(1)されているなら、"USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み"を生成することができます。このﾋﾞｯﾄへの0書き込みは割り込み元の受け 取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効です。
21.19.9. ｴﾝﾄﾞﾎﾟｲﾝﾄX割り込み許可ﾚｼﾞｽﾀ (USB Endpoint X Interrupt Enable Register) UEIENX FLERRE NAKINE - NAKOUTE RXSTPE RXOUTE STALLEDE TXINE
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UEIENX ($F0)
R/W R/W
R/W R/W
R/W R
R/W R/W
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - FLERRE : 流れ異常割り込み許可 (Flow Error Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みはｵｰﾊﾞｰﾌﾛｰ割り込み要求(OVERFI)またはｱﾝﾀﾞｰﾌﾛｰ割り込み要求(UNDERFI)のﾌﾗｸﾞでの割り込みを許可 します。ｵｰﾊﾞｰﾌﾛｰやｱﾝﾀﾞｰﾌﾛｰの割り込みはFLERREﾋﾞｯﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書 かれ、そしてOVERFIまたはUNDERFIが設定(1)された場合にだけ生成されます。
■ ﾋﾞｯﾄ6 - NAKINE : IN受信否定応答割り込み許可 (NAK IN Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みはIN受信否定応答割り込み要求(NAKINI)ﾌﾗｸﾞでの割り込みを許可します。NAKIN割り込みはNAKINEﾋﾞｯﾄ が1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてNAKINIが設定(1)された場合にだけ生成されま す。
■ ﾋﾞｯﾄ5 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ4 - NAKOUTE : OUT受信否定応答割り込み許可 (NAK OUT Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みはOUT受信否定応答割り込み要求(NAKOUTI)ﾌﾗｸﾞでの割り込みを許可します。NAKOUT割り込みはNAKO UTEﾋﾞｯﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてNAKOUTIが設定(1)された場合にだけ 生成されます。
■ ﾋﾞｯﾄ3 - RXSTPE : SETUP受信割り込み許可 (Received SETUP Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みはSETUP受信割り込み要求(RXSTPI)ﾌﾗｸﾞでの割り込みを許可します。SETUP受信割り込みはRXSTPEﾋﾞｯﾄ が1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてRXSTPIが設定(1)された場合にだけ生成されま す。
■ ﾋﾞｯﾄ2 - RXOUTE : OUTﾃﾞｰﾀ受信割り込み許可 (Received OUT Data Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みはOUTﾃﾞｰﾀ受信割り込み要求(RXOUTI)ﾌﾗｸﾞでの割り込みを許可します。OUT受信割り込みはRXOUTEﾋﾞｯ ﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてRXOUTIが設定(1)された場合にだけ生成され ます。
■ ﾋﾞｯﾄ1 - STALLEDE : 不能応答/異常検出割り込み許可 (Stalled Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みは不能応答/異常検出割り込み要求(STALLEDI)ﾌﾗｸﾞでの割り込みを許可します。STALL送出割り込みは STALLEDEﾋﾞｯﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてSTALLEDIが設定(1)された場 合にだけ生成されます。
■ ﾋﾞｯﾄ0 - TXINE : 送信可割り込み許可 (Transmitter Ready Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みは送信可割り込み要求(TXINI)ﾌﾗｸﾞでの割り込みを許可します。送信準備可割り込みはTXINEﾋﾞｯﾄが1に設 定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてTXINIが設定(1)された場合にだけ生成されます。
21.19.10. ｴﾝﾄﾞﾎﾟｲﾝﾄX ﾃﾞｰﾀ ﾚｼﾞｽﾀ (USB Endpoint X Data Register) UEDATX