UBRR 4 UBRR 3 UBRR 2 UBRR 1UBRR7UBRR6UBRR5
20. USB制御器
20.3. USB部署給電任意選択
USB動作種別や対象応用電源に応じて、ATmega8U2/16U2 /32U2は異なる給電の仕組みが必要です。図20-2.をご覧く ださい。
図20-2. 動作種別 対 周波数と電源
内蔵電圧調整器 あり USB動作
内蔵電圧調整器 なし USB動作 USB動作不可
16MHz 5.5
4.5 4.0
3.0 2.7 最低VCC
8MHz
2MHz 0
VCC (V) 最大動作周波数
(MHz)
3.6
0
120
ATmega8U2/16U2/32U2
20.3.1. ﾊﾞｽ給電装置
図20-3. 5V入出力での代表的ﾊﾞｽ給電応用
VCC UCAP UVCC D-D+
UGND GND 1μF
VBUS D-D+
GND
XTAL1 XTAL2
図20-4. 3.3V入出力での代表的ﾊﾞｽ給電応用
VCC UCAP UVCC D-D+
UGND GND 1μF
VBUS D-D+
GND
XTAL1 XTAL2
(訳注) 上図でAVCCが明記されていませんが、これは直接または低域濾波器を通してVCCに接続してください。
20.3.2. 自己給電装置
図20-5. 4.0～5.5V入出力での代表的自己給電応用
UVCC VCC UCAP
D-D+
UGND GND 1μF
VBUS D-D+
GND
XTAL1 XTAL2 外部4.0～5.5V電源
図20-6. 3.0～3.6V入出力での代表的自己給電応用
UVCC VCC UCAP
D-D+
UGND GND 1μF
VBUS D-D+
GND
XTAL1 XTAL2 外部3.0～3.6V電源
注: 内蔵3.3V調整器は迂回されます。余分な電力消費を避 けるためにこの調整器を禁止してください。詳細について は126頁の「電圧調整器制御ﾚｼﾞｽﾀ(REGCR)」をご覧くだ さい。
(訳注) 上図でAVCCが明記されていませんが、これは直接または低域濾波器を通してVCCに接続してください。
20.3.3. 設計の指針
・ USBﾃﾞｰﾀ線の直列抵抗器は値が22Ω(±5%)であるべきです。
・ USB入力ｺﾈｸﾀ(またはｹｰﾌﾞﾙ付き装置の場合、ｹｰﾌﾞﾙ接続)からUSBﾏｲｸﾛ ｺﾝﾄﾛｰﾗへの配線は可能な限り短く、差動配線規則(斜 めの累積を避け、可能な限り近く、同じ長さ)に従うべきです。
・ 外部の妨害によるUSBﾊﾟｯﾄﾞの損傷を防ぐために、電圧瞬間変動/ESD消去器も使用され得ます。
・ UCAPｺﾝﾃﾞﾝｻは正しい動作のために値が1μF(±10%)であるべきです。
加えてVBUS線上に10μFｺﾝﾃﾞﾝｻを接続することが強く推奨されます。
20.4. 一般的な動作 20.4.1. 序説
USB制御器は以下によって生成されたﾊｰﾄﾞｳｪｱ ﾘｾｯﾄ後にﾘｾｯﾄされ、禁止されます。
・ 電源ONﾘｾｯﾄ
・ 外部ﾘｾｯﾄ
・ ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ
・ 低電圧検出(BODﾘｾｯﾄ
・ ﾃﾞﾊﾞｯｸﾞWIREﾘｾｯﾄ
・ USBﾘｾｯﾄ終了(EOR: End Of Reset)
USBﾘｾｯﾄ終了(EOR)の場合、USB制御器はﾘｾｯﾄされますが、禁止されません。従って装置は接続を保ちます。
20.4.2. 電源ONとﾘｾｯﾄ
図20-7.は電源ONでのUSB制御器主状態を図解します。
ﾊｰﾄﾞｳｪｱ ﾘｾｯﾄ後のUSB制御器状態は「ﾘｾｯﾄ」です。この状態は以下です。
・ USB制御(USBCON)ﾚｼﾞｽﾀのUSB全体許可(USBE)は設定(1)されません。
(=解除(0))
・ 電力消費を最小とするためにUSB制御器ｸﾛｯｸは停止されます(USBCON ﾚｼﾞｽﾀのUSBｸﾛｯｸ停止(FRZCLK)=1)。
・ USB制御器は禁止されます。
・ USBは休止(Suspend)動作です。
・ 装置のUSB制御器内部状態はﾘｾｯﾄです。
USBE設定(=1)後、USB制御器は装置状態へ移行します。
USB制御器はUSBEの解除(0)によって何時でも「停止」にできます。
図20-7. ﾘｾｯﾄ後のUSB制御器状態
ﾘｾｯﾄ
装置
その他 の状態
USBE=1 USBE=0
USBE=0
ﾊｰﾄﾞｳｪｱ ﾘｾｯﾄ (除くEORから)
USBE=0 ｸﾛｯｸ停止
FRZCLK=1 ﾏｸﾛOFF
EORからの ﾊｰﾄﾞｳｪｱ ﾘｾｯﾄ
122
ATmega8U2/16U2/32U2
20.4.3. 割り込み
2つの割り込みﾍﾞｸﾀがUSBｲﾝﾀｰﾌｪｰｽに割り当てられます。
USB部署はUSB一般事象とUSBｴﾝﾄﾞ ﾎﾟｲﾝﾄ事象を区別します。
図20-8. USB割り込み概要
USB装置割り込み ｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み
USB一般割り込みﾍﾞｸﾀ ｴﾝﾄﾞﾎﾟｲﾝﾄ割り込みﾍﾞｸﾀ 図20-9. USB一般割り込みﾍﾞｸﾀ割り込み元
UPRSMI (UDINT.6)
UPRSME (UDIEN.6) EORSMI (UDINT.5)
EORSME (UDIEN.5) WAKEUPI (UDINT.4)
WAKEUPE (UDIEN.4) EORSTI (UDINT.3)
EORSTE (UDIEN.3) SOFI (UDINT.2)
SOFE (UDIEN.2) SUSPI (UDINT.0)
SUSPE (UDIEN.0)
USB一般割り込みﾍﾞｸﾀ
非同期割り込み元
(ﾊﾟﾜｰﾀﾞｳﾝ動作からの起動復帰を CPUに許します。)
WAKEUP非同期割り込みはﾊﾟﾜｰﾀﾞｳﾝ動作でのﾃﾞﾊﾞｲｽの起動復帰を許し、そしてこれは非同期割り込みで、ﾃﾞｰﾀ線上で状態変化 が検出される毎に起動します。その他の割り込みは同期で、USBｸﾛｯｸが許可される(FRZCLK=0)場合にだけ検出されます。
図20-10. USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込みﾍﾞｸﾀ割り込み元
ｴﾝﾄﾞﾎﾟｲﾝﾄ4 ｴﾝﾄﾞﾎﾟｲﾝﾄ3 ｴﾝﾄﾞﾎﾟｲﾝﾄ2 ｴﾝﾄﾞﾎﾟｲﾝﾄ1 OVERFI (UESTA0X.6)
UNDERFI (UESTA0X.5)
FLERRE (UEIENX.7) NAKINI (UEINTX.6)
NAKINE (UEIENX.6) NAKOUTI (UEINTX.4)
NAKOUTE (UEIENX.4) RXSTPI (UEINTX.3)
RXSTPE (UEIENX.3) RXOUTI (UEINTX.2)
RXOUTE (UEIENX.2) STALLEDI (UEINTX.1)
STALLEDE (UEIENX.1) TXINI (UEINTX.0)
TXINE (UEIENX.0)
EPINT (UEINT.n) ｴﾝﾄﾞﾎﾟｲﾝﾄ0
ｴﾝﾄﾞﾎﾟｲﾝﾄ割り込みﾍﾞｸﾀ
各ｴﾝﾄﾞﾎﾟｲﾝﾄはﾌﾗｸﾞに関して8つの割り込み元を持ち、各源は対応するｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み起動を許可することができます。
ｴﾝﾄﾞﾎﾟｲﾝﾄに対して最低1つの(割り込み)元が割り込み起動を許可されるなら、対応する事象はﾌﾟﾛｸﾞﾗﾑをUSBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込みﾍﾞｸ ﾀへ分岐させます。使用者はｴﾝﾄﾞﾎﾟｲﾝﾄ割り込み要求(UEINT)ﾚｼﾞｽﾀを読むことによって割り込み元(ｴﾝﾄﾞﾎﾟｲﾝﾄ)を判定し得ます。