UPWE 1 UPWE 0 UPDRV 1 UPDRV 0 - - DPI DMI
21. USB装置動作
21.15. 等時 (Isochronous)動作 1. ｱﾝﾀﾞｰﾌﾛｰ(Underflow)
21.14.3. 失敗中止(Abort)
いくつかの状態でﾎｽﾄによって失敗中止(Abort)段階が生成され得ます。
･ 制御転送でIN段階中に0長ﾃﾞｰﾀOUTﾊﾟｹｯﾄが受信された場合
・ 等時(Isochronous)転送に於いてINｴﾝﾄﾞﾎﾟｲﾝﾄでのIN段階中にOUTｴﾝﾄﾞﾎﾟｲﾝﾄでの0長ﾃﾞｰﾀOUTﾊﾟｹｯﾄが受信された場合
・ その他 ...
ﾊﾞﾝｸ消去(KILLBK)ﾋﾞｯﾄは最後に書かれたﾊﾞﾝｸを消す(無効にする)のに使用されます。この失敗中止を管理する最良の方法は次の 操作を実行することです。
図21-10. 失敗中止の流れ図
ｴﾝﾄﾞﾎﾟｲﾝﾄ失敗中止(Abort)
UEIENXﾚｼﾞｽﾀのTXINE=0 TXINI割り込み禁止
失敗中止(Abort)は何も送ってはならないことを 意味し、どのﾊﾞﾝｸも動作中でないという事実に 基づきます。
最後に書かれたﾊﾞﾝｸを消去(無効化)
無効化処置完了待機 UESTA0X
ﾚｼﾞｽﾀのNBUSYBK1,0
=00 ? YES
NO
失敗中止(Abort)実行終了
ｴﾝﾄﾞﾎﾟｲﾝﾄ ﾘｾｯﾄ UEINTXﾚｼﾞｽﾀのKILLBK=1
UEINTXﾚｼﾞｽﾀ のKILLBK=1 ?
YES NO
21.15. 等時
(Isochronous)動作
134
ATmega8U2/16U2/32U2
21.17. 装置割り込み
次図は全割り込み元を示します。
割り込みは割り込み処理(即ちこれらの発生は通常処 理の一部です)と例外(異常)の2種類です。
通常処理中割り込みは以下の時に生成されます。
・ 上方向再開(Upstream resume) (UPRSMI)
・ 再開終了 (EORSMI)
・ 起動復帰 (WAKEUPI)
・ ﾘｾｯﾄ終了(速度初期化) (EORSTI)
・ ﾌﾚｰﾑ開始 (SOFI, ﾌﾚｰﾑ番号CRC異常(FNCERR) ﾌﾗｸﾞ=0の場合)
・ 不活性の3ms後の休止(Suspend)検出 (SUSPI) 例外割り込みは以下の時に生成されます。
・ ﾌﾚｰﾑ開始(SOF)のﾌﾚｰﾑ番号でのCRC異常 (SOFI, FNCERR=1の場合)
図21-11. USB装置制御器割り込み元 UPRSMI (UDINT.6)
UPRSME (UDIEN.6) EORSMI (UDINT.5)
EORSME (UDIEN.5) WAKEUPI (UDINT.4)
WAKEUPE (UDIEN.4) EORSTI (UDINT.3)
EORSTE (UDIEN.3) SOFI (UDINT.2)
SOFE (UDIEN.2) SUSPI (UDINT.0)
SUSPE (UDIEN.0)
USB装置 割り込み
非同期割り込み元 (ﾊﾟﾜｰﾀﾞｳﾝ動作 からの起動復帰を CPUに許します。)
図21-12. USBｴﾝﾄﾞﾎﾟｲﾝﾄ割り込みﾍﾞｸﾀ割り込み元
ｴﾝﾄﾞﾎﾟｲﾝﾄ4 ｴﾝﾄﾞﾎﾟｲﾝﾄ3 ｴﾝﾄﾞﾎﾟｲﾝﾄ2 ｴﾝﾄﾞﾎﾟｲﾝﾄ1 OVERFI (UESTA0X.6)
UNDERFI (UESTA0X.5)
FLERRE (UEIENX.7) NAKINI (UEINTX.6)
NAKINE (UEIENX.6) NAKOUTI (UEINTX.4)
NAKOUTE (UEIENX.4) RXSTPI (UEINTX.3)
RXSTPE (UEIENX.3) RXOUTI (UEINTX.2)
RXOUTE (UEIENX.2) STALLEDI (UEINTX.1)
STALLEDE (UEIENX.1) TXINI (UEINTX.0)
TXINE (UEIENX.0)
EPINT (UEINT.n)
ｴﾝﾄﾞﾎﾟｲﾝﾄ0
ｴﾝﾄﾞﾎﾟｲﾝﾄ 割り込み
通常処理中割り込みは以下の時に生成されます。
・ INﾃﾞｰﾀ受け入れ可 (EPINTn, TXINI=1)
・ OUTﾃﾞｰﾀ受信 (EPINTn, RXOUTI=1)
・ 設定(SETUP)受信 (EPINTn, RXSTPI=1) 例外割り込みは以下の時に生成されます。
・ 不能ﾊﾟｹｯﾄ (EPINTn, STALLEDI=1)
・ 等時(Isochronous)動作のOUTでのCRC異常 (EPINTn, OVERFI=1)
・ 等時動作でのｵｰﾊﾞｰﾌﾛｰ (EPINTn, OVERFI=1)
・ 等時動作でのｱﾝﾀﾞｰﾌﾛｰ (EPINTn, UNDERFI=1)
・ INでの否定応答(NAK) (EPINTn, NAKINI=1)
・ OUTでの否定応答(NAK) (EPINTn, NAKOUTI=1)
21.18. USB装置一般用ﾚｼﾞｽﾀ
21.18.1. USB装置制御ﾚｼﾞｽﾀ (USB Device Control Register) UDCON
- - - RSTCPU RMWKUP DETACH
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UDCON ($E0)
R/W R/W
R/W R
R R
R R
1 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7～3 - Res : 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ2 - RSTCPU : CPUﾘｾｯﾄ (USB Reset CPU Bit)
このﾋﾞｯﾄへの1書き込みはUSBﾊﾞｽ ﾘｾｯﾄ条件が検出された時にCPUのﾘｾｯﾄをCPU制御器に許します。この形態が活性にされると、
次のUSBﾊﾞｽ ﾘｾｯﾄ事象はUSB制御器を除く全ての周辺機能とCPUのﾘｾｯﾄを許します。この動作形態はｿﾌﾄｳｪｱ ﾘｾｯﾄの実行を許しま すが、ﾊﾞｽに接続したUSB装置を維持します。
このﾋﾞｯﾄはUSB制御器が禁止された時、またはﾌｧｰﾑｳｪｱによってこのﾋﾞｯﾄに0が書かれた時にﾘｾｯﾄ(0)されます。このﾋﾞｯﾄへの0書き 込みはUSBﾊﾞｽ ﾘｾｯﾄ事象と無関係にCPUｼｽﾃﾑ ﾘｾｯﾄを行います。
■ ﾋﾞｯﾄ1 - RMWKUP : 遠隔起動復帰 (Remote Waku-up Bit)
このﾋﾞｯﾄへの1書き込みはUSBﾊﾞｽ上での上方向再開(Upstream-resume)ﾊﾟｹｯﾄ生成をUSB制御器に許します。このﾋﾞｯﾄはﾊｰﾄﾞｳｪｱに よって直ちに解除(0)され、1を読み戻すことは有り得ません。このﾋﾞｯﾄへの0書き込みは無効です。
より多くの詳細については129頁の「遠隔起動復帰」をご覧ください。
■ ﾋﾞｯﾄ0 - DETACH : 分離 (Detach Bit)
このﾋﾞｯﾄへの1書き込み(既定値)はUSB D+の内部ﾌﾟﾙｱｯﾌﾟを禁止します。これはUSBﾊﾞｽからUSB装置制御器を物理的に"分離(切り 離し)"します。このﾋﾞｯﾄへの0書き込みはD+の内部ﾌﾟﾙｱｯﾌﾟを許可し、USB装置制御器をUSBﾊﾞｽへ物理的に接続します。より多くの 詳細については129頁の「分離(切り離し)」をご覧ください。
21.18.2. USB装置割り込み要求ﾚｼﾞｽﾀ (USB Device Interrupt Register) UDINT
- UPRSMI EORSMI WAKEUPI EORSTI SOFI - SUSPI
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UDINT ($E1)
R/W R
R/W R/W
R/W R/W
R/W R
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ6 - UPRSMI : 上方向再開割り込み要求ﾌﾗｸﾞ (Upstream Resume Interrupt Flag)
このﾌﾗｸﾞはUSB制御器が成功裏に上方向再開(Upstream Resume)手順を送出した時にﾊｰﾄﾞｳｪｱによって設定(1)されます(「■ ﾋﾞｯﾄ1 - RMWKUP : 遠隔起動復帰」の説明をご覧ください)。上方向再開割り込み許可(UPRSME)が設定(1)されているなら、UPRSMIﾌﾗｸﾞは
"USB一般割り込み"を生成することができます。このﾋﾞｯﾄへの0書き込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが 許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効です。
■ ﾋﾞｯﾄ5 - EORSMI : 再開終了割り込み要求ﾌﾗｸﾞ (End Of Resume Interrupt Flag)
このﾌﾗｸﾞはUSB制御器がﾎｽﾄによって開始された再開終了(End Of Resume)手順をUSB上で検知した時にﾊｰﾄﾞｳｪｱによって設定(1) されます。再開終了割り込み許可(EORSME)が設定(1)されているなら、EORSMIﾌﾗｸﾞは"USB一般割り込み"を生成することができま す。このﾋﾞｯﾄへの0書き込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄ への1書き込みは無効です。
■ ﾋﾞｯﾄ4 - WAKEUPI : CPU起動復帰割り込み要求ﾌﾗｸﾞ (Wake-up CPU Interrupt Flag)
このﾌﾗｸﾞはUSB制御器がUSB線から非ｱｲﾄﾞﾙ信号を検知した時にﾊｰﾄﾞｳｪｱによって設定(1)されます。このWAKEUPIﾌﾗｸﾞはCPU起動 復帰割り込み許可(WAKEUPE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このﾋﾞｯﾄへの0書き込みは 割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効です。
より多くの詳細については129頁の「休止、起動復帰と再開」をご覧ください。
■ ﾋﾞｯﾄ3 - EORSTI : ﾘｾｯﾄ終了割り込み要求ﾌﾗｸﾞ (End Of Reset Interrupt Flag)
このﾌﾗｸﾞはUSB制御器がUSB線上でﾘｾｯﾄ終了(End Of Reset)事象を検知した時にﾊｰﾄﾞｳｪｱによって設定(1)されます。このEORSTIﾌ ﾗｸﾞはﾘｾｯﾄ終了割り込み許可(EORSTE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このﾋﾞｯﾄへの0書
136
ATmega8U2/16U2/32U2
■ ﾋﾞｯﾄ2 - SOFI : ﾌﾚｰﾑ開始割り込み要求ﾌﾗｸﾞ (Start Of Frame Interrupt Flag)
このﾌﾗｸﾞはUSB制御器がUSB線上でﾌﾚｰﾑ開始(SOF)PIDを検知した時にﾊｰﾄﾞｳｪｱによって設定(1)されます。このSOFIﾌﾗｸﾞはﾌﾚｰﾑ 開始割り込み許可(SOFE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このﾋﾞｯﾄへの0書き込みは割り 込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは無効です。
■ ﾋﾞｯﾄ1 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ0 - SUSPI : 休止割り込み要求ﾌﾗｸﾞ (Suspend Interrupt Flag)
このﾌﾗｸﾞはUSB制御器がﾊﾞｽ上でUSB休止(Suspend) (3msより長いｱｲﾄﾞﾙ状態)を検知した時にﾊｰﾄﾞｳｪｱによって設定(1)されます。こ のSUSPIﾌﾗｸﾞは休止割り込み許可(SUSPE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このﾋﾞｯﾄへの0 書き込みは割り込み元の受け取りを通知します(その前にUSBｸﾛｯｸが許可されていなければなりません)。このﾋﾞｯﾄへの1書き込みは 無効です。
より多くの詳細については129頁の「休止、起動復帰と再開」をご覧ください。
これらの割り込み要求ﾌﾗｸﾞは例え対応する割り込み許可ﾋﾞｯﾄが設定(1)されていなくても設定(1)されます。
21.18.3. USB装置割り込み許可ﾚｼﾞｽﾀ (USB Device Interrupt Enable Register) UDIEN
- UPRSME EORSME WAKEUPE EORSTE SOFE - SUSPE
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UDIEN ($E2)
R/W R
R/W R/W
R/W R/W
R/W R
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ6 - UPRSME : 上方向再開割り込み許可 (Upstream Resume Enable Bit)
このﾋﾞｯﾄへの1書き込みは上方向再開(Upstream Resume)割り込み(UPRSMI)ﾌﾗｸﾞでの割り込みを許可します。上方向再開割り込み はUPRSMEﾋﾞｯﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてUPRSMIが設定(1)された場合に だけ生成されます。
■ ﾋﾞｯﾄ5 - EORSME : 再開終了割り込み許可 (End Of Resume Enable Bit)
このﾋﾞｯﾄへの1書き込みは再開終了(End Of Resume)割り込み(EORSMI)ﾌﾗｸﾞでの割り込みを許可します。上方向再開終了割り込み はEORSMEﾋﾞｯﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてEORSMIが設定(1)された場合に だけ生成されます。
■ ﾋﾞｯﾄ4 - WAKEUPE : CPU起動復帰割り込み許可 (Wake-up CPU Enable Bit)
このﾋﾞｯﾄへの1書き込みはCPU起動復帰割り込み(WAKEUPI)ﾌﾗｸﾞでの割り込みを許可します。起動復帰割り込みはWAKEUPEﾋﾞｯﾄ が1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてWAKEUPIが設定(1)された場合にだけ生成され ます。
■ ﾋﾞｯﾄ3 - EORSTE : ﾘｾｯﾄ終了割り込み許可 (End Of Reset Enable Bit)
このﾋﾞｯﾄへの1書き込みはﾘｾｯﾄ終了(End Of Reset)割り込み(EORSTI)ﾌﾗｸﾞでの割り込みを許可します。USBﾘｾｯﾄ割り込みはEORSTE ﾋﾞｯﾄが1に設定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてEORSTIが設定(1)された場合にだけ生成さ れます。
■ ﾋﾞｯﾄ2 - SOFE : ﾌﾚｰﾑ開始割り込み許可 (Start Of Frame Enable Bit)
このﾋﾞｯﾄへの1書き込みはﾌﾚｰﾑ開始割り込み(SOFI)ﾌﾗｸﾞでの割り込みを許可します。ﾌﾚｰﾑ開始割り込みはSOFEﾋﾞｯﾄが1に設定さ れ、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてSOFIが設定(1)された場合にだけ生成されます。
■ ﾋﾞｯﾄ1 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読めます。
■ ﾋﾞｯﾄ0 - SUSPE : 休止割り込み許可 (Suspend Interrupt Enable Bit)
このﾋﾞｯﾄへの1書き込みはUSB休止(Suspend)割り込み(SUSPI)ﾌﾗｸﾞでの割り込みを許可します。休止割り込みはSUSPEﾋﾞｯﾄが1に設 定され、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが1を書かれ、そしてSUSPIが設定(1)された場合にだけ生成されます。
21.18.4. USB装置ｱﾄﾞﾚｽ ﾚｼﾞｽﾀ (USB Device Address Register) UDADDR
ADDEN UADD6 UADD5 UADD4 UADD3 UADD2 UADD1 UADD0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UDADDR ($E3)
R/W R/W
R/W R/W
R/W R/W
R/W W
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - ADDEN : ｱﾄﾞﾚｽ許可 (Address Enable Bit)
このﾋﾞｯﾄへの1書き込みはUSB制御器に対する装置ｱﾄﾞﾚｽとしてUADD6～0領域を許可します。このﾋﾞｯﾄが設定(1)されると、USB制御 器はUADD6～0のUSBﾊﾞｽ ｱﾄﾞﾚｽを参照するUSB上の全ての要求にに応答することができます。
より多くの詳細については128頁の「ｱﾄﾞﾚｽ設定」をご覧ください。
■ ﾋﾞｯﾄ6～0 - UADD6～0 : USB装置ｱﾄﾞﾚｽ (USB Address Bits)
これらのﾋﾞｯﾄはUSB制御器がUSBﾊﾞｽ上で答えるべきUSB装置ｱﾄﾞﾚｽを含みます。このｱﾄﾞﾚｽはｱﾄﾞﾚｽ許可(ADDEN)ﾋﾞｯﾄへの1書き込 みによって許可されるべきです。
21.18.5. USB装置ﾌﾚｰﾑ番号ﾚｼﾞｽﾀ (USB Device Frame Number Register) UDFNUMH, UDFNUML (UDFNUM)
-15 14 13 12 11 10 9 8
ﾋﾞｯﾄ
UDFNUMH ($E5)
R R
R R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
FNUM0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
UDFNUML ($E4)
R R
R R
R R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
-- FNUM10 FNUM9 FNUM8
FNUM4 FNUM3 FNUM2 FNUM1