WDP 0 WDP 1
10.5. ﾘｾｯﾄ関係ﾚｼﾞｽﾀ
10.5.1. MCU状態ﾚｼﾞｽﾀ (MCU Status Register) MCUSR
MCU状態ﾚｼﾞｽﾀはどのﾘｾｯﾄ元がMCUﾘｾｯﾄを起こしたかの情報を提供します。
- - USBRF - WDRF BORF EXTRF PORF
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
MCUSR
$34 ($54)
R/W R/W
R/W R/W
R R/W
R R
内容参照 内容参照
内容参照 内容参照
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7,6 - Res : 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
■ ﾋﾞｯﾄ5 - USBRF : USBﾘｾｯﾄ ﾌﾗｸﾞ (USB Reset Flag)
このﾋﾞｯﾄはUSBﾘｾｯﾄが起こると設定(1)されます。このﾋﾞｯﾄは電源ONﾘｾｯﾄまたは、このﾌﾗｸﾞへの論理0書き込みによってﾘｾｯﾄ(0)されま す。
■ ﾋﾞｯﾄ4 - Res : 予約 (Reserved)
このﾋﾞｯﾄは予約されており、常に0として読まれます。
■ ﾋﾞｯﾄ3 - WDRF : ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ ﾌﾗｸﾞ (Watchdog Reset Flag)
このﾋﾞｯﾄはｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄが起こると設定(1)されます。このﾋﾞｯﾄは電源ONﾘｾｯﾄまたは、このﾌﾗｸﾞへの論理0書き込みによってﾘｾｯﾄ (0)されます。
■ ﾋﾞｯﾄ2 - BORF : 低電圧ﾘｾｯﾄ ﾌﾗｸﾞ (Brown-Out Reset Flag)
このﾋﾞｯﾄは低電圧ﾘｾｯﾄが起こると設定(1)されます。このﾋﾞｯﾄは電源ONﾘｾｯﾄまたは、このﾌﾗｸﾞへの論理0書き込みによってﾘｾｯﾄ(0)さ れます。
■ ﾋﾞｯﾄ1 - EXTRF : 外部ﾘｾｯﾄ ﾌﾗｸﾞ (External Reset Flag)
このﾋﾞｯﾄは外部ﾘｾｯﾄが起こると設定(1)されます。このﾋﾞｯﾄは電源ONﾘｾｯﾄまたは、このﾌﾗｸﾞへの論理0書き込みによってﾘｾｯﾄ(0)され ます。
■ ﾋﾞｯﾄ0 - PORF : 電源ONﾘｾｯﾄ ﾌﾗｸﾞ (Power-on Reset Flag)
このﾋﾞｯﾄは電源ONﾘｾｯﾄが起こると設定(1)されます。このﾋﾞｯﾄはこのﾌﾗｸﾞへの論理0書き込みによってのみﾘｾｯﾄ(0)されます。
34
ATmega8U2/16U2/32U2
10.5.2. ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ制御ﾚｼﾞｽﾀ (Watchdog Timer Control Register) WDTCSR
WDIF WDIE WDP3 WDCE WDE WDP2 WDP1 WDP0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
WDTCSR ($60)
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 不定
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7 - WDIF : ｳｫｯﾁﾄﾞｯｸﾞ割り込み要求ﾌﾗｸﾞ (Watchdog Interrupt Flag)
ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏが割り込みに設定され、ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏで計時完了が2度起こると、本ﾋﾞｯﾄが設定(1)されます。対応する割り込み処 理ﾍﾞｸﾀを実行すると、WDIFはﾊｰﾄﾞｳｪｱによって解除(0)されます。代わりにWDIFはこのﾌﾗｸﾞへの論理1書き込みによっても解除(0)さ れます。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄとｳｫｯﾁﾄﾞｯｸﾞ割り込み許可(WDIE)が設定(1)されていれば、ｳｫｯﾁﾄﾞｯｸﾞ計時完 了割り込みが実行されます。
■ ﾋﾞｯﾄ6 - WDIE : ｳｫｯﾁﾄﾞｯｸﾞ割り込み許可 (Watchdog Interrupt Enable)
このﾋﾞｯﾄが1を書かれ、ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄが設定(1)されると、ｳｫｯﾁﾄﾞｯｸﾞ割り込みが許可されます。この設 定(=1)との組み合わせでｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ許可(WDE)ﾋﾞｯﾄが解除(0)されると、割り込み動作種別になり、ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏで計時完了が 起こると、対応する割り込みが実行されます。
WDEが設定(1)されると、ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏは割り込み及びｼｽﾃﾑ ﾘｾｯﾄ動作種別になります。ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏでの最初の計時完了が ｳｫｯﾁﾄﾞｯｸﾞ割り込み要求(WDIF)ﾌﾗｸﾞを設定(1)します。対応する割り込みﾍﾞｸﾀの実行はﾊｰﾄﾞｳｪｱによってWDIEとWDIFを自動的に解 除(0)します(ｳｫｯﾁﾄﾞｯｸﾞはｼｽﾃﾑ ﾘｾｯﾄ動作になります)。これは割り込みを使用する間のｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ保護を維持するのに有用で す。割り込み及びｼｽﾃﾑ ﾘｾｯﾄ動作種別に留まるには、各割り込み後にWDIEが設定(1)されなければなりません。然しながら、ｳｫｯﾁ ﾄﾞｯｸﾞ ｼｽﾃﾑ ﾘｾｯﾄ動作種別の安全機能に危険を及ぼすかもしれないため、これは割り込み処理ﾙｰﾁﾝ自身内で行われるべきではあ りません。次の計時完了に先立って割り込みが実行されない場合、ｼｽﾃﾑ ﾘｾｯﾄが適用(実行)されます。
表10-1. ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ設定
WDE WDIE 動作種別 計時完了での動作
WDTON
0 0 停止 なし
1 (非ﾌﾟﾛｸﾞﾗﾑ)
0 1 割り込み 割り込み
1 (非ﾌﾟﾛｸﾞﾗﾑ)
1 0 ｼｽﾃﾑ ﾘｾｯﾄ ﾘｾｯﾄ
1 (非ﾌﾟﾛｸﾞﾗﾑ)
1 1 割り込み及びｼｽﾃﾑ ﾘｾｯﾄ 割り込み、その後ｼｽﾃﾑ ﾘｾｯﾄ動作種別 1 (非ﾌﾟﾛｸﾞﾗﾑ)
x x ｼｽﾃﾑ ﾘｾｯﾄ ﾘｾｯﾄ
0 (ﾌﾟﾛｸﾞﾗﾑ)
■ ﾋﾞｯﾄ4 - WDCE : ｳｫｯﾁﾄﾞｯｸﾞ変更許可 (Watchdog Change Enable)
このﾋﾞｯﾄはｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ許可(WDE)と前置分周器ﾋﾞｯﾄの変更用の時間制限手順で使用されます。WDEﾋﾞｯﾄの解除(0)や前置分周 器ﾋﾞｯﾄ変更のため、WDCEは設定(1)されなければなりません。
一旦1を書かれると、4ｸﾛｯｸ周期後にﾊｰﾄﾞｳｪｱがWDCEを解除(0)します。
■ ﾋﾞｯﾄ3 - WDE : ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ許可 (Watchdog System Reset Enable)
WDEはMCU状態ﾚｼﾞｽﾀ(MCUSR)のｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ ﾌﾗｸﾞ(WDRF)によって無効にされます。これはWDRFが設定(1)されると、WDEが 常に設定(1)されることを意味します。WDEを解除(0)するにはWDRFが先に解除(0)されなければなりません。この特徴は失敗を引き 起こす状態中の複数ﾘｾｯﾄと失敗後の安全な起動を保証します。
■ ﾋﾞｯﾄ5,2～0 - WDP3～0 : ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ前置分周選択 (Watchdog Timer Prescaler 3,2,1 and 0)
このWDP3～0ﾋﾞｯﾄはｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏが走行する時のｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏの前置分周を決めます。各種前置分周値と対応する計時完了 周期は表10-3～10.で示されます。
10.5.3. ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ ｸﾛｯｸ分周ﾚｼﾞｽﾀ (Watchdog Timer Clock Divider Register) WDTCKD - - WDEWIFCL WCLKD2 WDEWIF WDEWIE WCLKD1 WCLKD0
7 6 5 4 3 2 1 0
ﾋﾞｯﾄ
WDTCKD ($62)
R/W R/W
R/W R/W
R/W R/W
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
■ ﾋﾞｯﾄ7,6 - Res : 予約 (Reserved)
これらのﾋﾞｯﾄは予約されており、常に0として読まれます。
■ ﾋﾞｯﾄ5 - WDEWIFCL : ｳｫｯﾁﾄﾞｯｸﾞ早期警告割り込み要求ﾌﾗｸﾞ解除形態選択 (Watchdog Early Warning Interrupt Flag Clear Mode) このﾋﾞｯﾄがｿﾌﾄｳｪｱによって設定(1)されると、ｳｫｯﾁﾄﾞｯｸﾞ早期警告割り込み要求ﾌﾗｸﾞ(WDEWIF)はｳｫｯﾁﾄﾞｯｸﾞ割り込みｻﾌﾞﾙｰﾁﾝ移行 時にﾊｰﾄﾞｳｪｱによって解除(0)されません(このﾌﾗｸﾞへの論理1書き込みにより、ｿﾌﾄｳｪｱによって解除(0)されなければなりません)。
解除(0)時、WDEWIFは対応する割り込み処理ﾍﾞｸﾀ実行時にﾊｰﾄﾞｳｪｱによって解除(0)されます。
■ ﾋﾞｯﾄ4 - WCLKD2 : ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ ｸﾛｯｸ分周選択 (Watchdog Timer Divider) 下の「WCLKD1,0 : ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ ｸﾛｯｸ分周選択」をご覧ください。
■ ﾋﾞｯﾄ3 - WDEWIF : ｳｫｯﾁﾄﾞｯｸﾞ早期警告割り込み要求ﾌﾗｸﾞ (Watchdog Early Warning Interrupt Flag)
ｳｫｯﾁﾄﾞｯｸﾞ早期警告割り込み許可(WDEWIE)ﾋﾞｯﾄが許可され、ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏで計時完了が起こると、本ﾋﾞｯﾄが設定(1)されます。対 応する割り込み処理ﾍﾞｸﾀを実行すると、WDEWIFはﾊｰﾄﾞｳｪｱによって解除(0)されます。代わりにWDEWIFはこのﾌﾗｸﾞへの論理1書き 込みによっても解除(0)されます。ｽﾃｰﾀｽ ﾚｼﾞｽﾀ(SREG)の全割り込み許可(I)ﾋﾞｯﾄとWDEWIEが設定(1)されていれば、ｳｫｯﾁﾄﾞｯｸﾞ計時 完了割り込みが実行されます。
■ ﾋﾞｯﾄ2 - WDEWIE : ｳｫｯﾁﾄﾞｯｸﾞ早期警告割り込み許可 (Watchdog Early Warning Interrupt Enable)
このﾋﾞｯﾄがｿﾌﾄｳｪｱによって設定(1)されているとき、ｳｫｯﾁﾄﾞｯｸﾞ早期警告割り込み要求ﾌﾗｸﾞ(WDEWIF)がﾊｰﾄﾞｳｪｱによって設定(1)され ると、ｳｫｯﾁﾄﾞｯｸﾞ割り込みﾍﾞｸﾀで割り込みが生成されます。
■ ﾋﾞｯﾄ1,0 - WCLKD1,0 : ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ ｸﾛｯｸ分周選択 (Watchdog Timer Divider) 表10-2. ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ ｸﾛｯｸ分周形態設定
WCLKD2 WCLKD1 WCLKD0 動作形態 0 0 0 ClkWDT=Clk128k
ClkWDT=Clk128k/3
0 0 1
0 ClkWDT=Clk128k/5
ClkWDT=Clk128k/7 0
1 1
0 1
1 ClkWDT=Clk128k/9
ClkWDT=Clk128k/11 1 ClkWDT=Clk128k/13 ClkWDT=Clk128k/15 1
1
0 0 1 1
0 1 0 1 表10-3. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=000 (ClkWDT=Clk128k)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 16ms 32ms 64ms 125ms 0.25s 0.5s 1.0s 2.0s 4.0s 8.0s 代表的 (予約)
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 32ms 64ms 128ms 0.25s 0.5s 1.0s 2.0s 4.0s 8.0s 16.0s 表10-4. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=001 (ClkWDT=Clk128k/3)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 48ms 96ms 192ms 375ms 0.75s 1.5s 3s 6s 12s 24s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 96ms 192ms 384ms 0.75s 1.5s 3s 6s 12s 24s 48s
36
ATmega8U2/16U2/32U2
表10-5. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=010 (ClkWDT=Clk128k/5)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 80ms 160ms 320ms 625ms 1.25s 2.5s 5s 10s 20s 40s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 160ms 320ms 640ms 1.25s 2.5s 5s 10s 20s 40s 80s
表10-6. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=011 (ClkWDT=Clk128k/7)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 112ms 224ms 448ms 875ms 1.75s 3.5s 7s 14s 28s 56s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 224ms 448ms 896ms 1.75s 3.5s 7s 14s 28s 56s 112s
表10-7. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=100 (ClkWDT=Clk128k/9)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 144ms 288ms 576ms 1.1s 2.3s 4.6s 9.2s 18.4s 36.8s 73s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 288ms 576ms 1.1s 2.3s 4.6s 9.2s 18.4s 36.8s 73s 147s
表10-8. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=101 (ClkWDT=Clk128k/11)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 176ms 352ms 704ms 1.4s 2.8s 5.6s 11.2s 22.5s 45s 90s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 352ms 704ms 1.4s 2.8s 5.6s 11.2s 22.5s 45s 90s 180s
表10-9. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=110 (ClkWDT=Clk128k/13)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 208ms 416ms 832ms 1.6s 3.3s 6.6s 13.3s 26.6s 53.2s 106.4s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 416ms 832ms 1.6s 3.3s 6.6s 13.3s 26.6s 53.2s 106.4s 212.9s
表10-10. ｳｫｯﾁﾄﾞｯｸﾞ前置分周選択, WCLKD=111 (ClkWDT=Clk128k/15)
WDP3 0 1
WDP2 0 1 0 1
WDP1 0 1 0 1 0 1 0 1
WDP0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
WDT発振周期数(1期間) 2k 4k 8k 16k 32k 64k 128k 256k 512k 1024k 早期警告
割り込み 240ms 480ms 960ms 1.92s 3.8s 7.6s 15.3s 30.7s 61.4s 122s (予約) 代表的
計時完了 周期
(VCC=5V) ﾘｾｯﾄ/
割り込み 480ms 960ms 1.92s 3.8s 7.6s 15.3s 30.7s 61.4s 122s 245s
38