第 5 章 PN-body tied SOI-FET を用いた RF-EH 用整流デバイスの検
5.3 PN-body tied diode の構造と特性
5.3.2 PN-body tied diode の I–V 特性
まず, 図5.5に使用するPNBT SOI-FETのId–Vg特性を示す. VthはNchによっ て調整され, トリガ電圧が 0 V に近くなるように設定した. 結果, super-steep SS が, Vd = 0.1 VおよびVb > 1.0 Vにおいて, Vg = 0 V付近で現れていることが分か る. 図 5.6 に, PNBT diode (図 5.5 の MOS diode 接続) の測定結果を示す. PNBT diodeの場合でも極急峻なターンオン特性 (< 0.1 mV/dec) が発生し, 逆方向リー ク電流も5 × 10-8 A/μmと抑えられている. 逆方向リーク電流は, 図5.1 (b)に示し た従来のMOS diode (Vt2)よりも1/10以上低い. 図5.7は, 図5.6を50 mVの低入 力電圧付近で拡大したI–V特性を示す. PNBT diodeは41.5 mVで, ターンオンす ることが分かる. これはすなわち, PNBT diode は Hi-Z アンテナと組み合わせる ことで, 極低入力電圧においても整流器として機能できる可能性を示唆してい る. 図5.8にボディ電流Ibを加えたI–V特性を示す. PNBT diodeはVbを必要とす るため, 現時点でcold startを実現することは難しい. 実際には, チャージポンピ ングのような方法を用いて Vb を増幅する必要があると考えられる. しかし, 入 力電圧の大きさが± 0.1 V より大きい場合, Ibはアノード電流よりも小さくなる.
Vbおよび Ib をさらに減少させる必要があるが, ボディの消費電力をアノードの 消費電力より低くできる可能性がある.
S D
G B
Electron Potential Modulation by Electron
Potential Modulation by Hole
Hole
Feedback Action
Voltage > 0 Vb> 0
90
図5.5 PNBT SOI-FETのId–Vg特性.
図5.6 PNBT diodeのI–V特性 (絶対値表示).
1E-14 1E-12 1E-10 1E-8 1E-6 1E-4
-0.5 -0.25 0 0.25 0.5
Drain Current (A/μm)
Gate Voltage (V)
0 V 0.5 V 0.8 V 1.0 V 1.1 V 1.2 V Lg= 0.35μm
Wg= 1.0 μm Wb= 1.2 μm Vd= 0.1 V
Vb
1E-11 1E-10 1E-9 1E-8 1E-7 1E-6 1E-5 1E-4
-0.2 -0.1 0 0.1 0.2
A n o d e C u rr e n t (A /µ m )
Voltage (V)
0 V 0.5 V 0.8 V 1.0 V 1.1 V 1.2 V Lg= 0.35 μm
Wg= 1.0 μm Wb= 1.2 μm
Vb
91
図5.7 図5.6の0 V付近における拡大図 (線形スケール表示).
図 5.8 PNBT diode の Ib及び I–V 特性 (絶対値表示). 実線 : アノード電流, 点 線 : Ib
0 2.0E-6 4.0E-6 6.0E-6 8.0E-6 1.0E-5
0 0.01 0.02 0.03 0.04 0.05
A n o d e C u rr e n t (A /µm )
Voltage (V)
Lg= 0.35μm Wg= 1.0μm Wb= 1.2μm Vb = 1.2 V
41.5 mV
1E-10 1E-9 1E-8 1E-7 1E-6 1E-5 1E-4
-0.2 -0.1 0 0.1 0.2
C u rr e n t (A /µ m )
Voltage (V)
1.0 V 1.1 V 1.2 V Vb Lg= 0.35 μm
Wg= 1.0μm Wb= 1.2μm
Body Current Anode Current
92
また, PNBT diodeは, 以下に示す特徴を持つ. 図5.9は, 3つの異なるLg及びWg
を有するPNBT diodeのI–V特性を示す. 急峻なターンオン特性はすべての構造
に現れる. ただし, PNBT diodeの電流は正負が入れ替わる折り返し点 (0 Aの点)
がV = 0 Vからずれていることが分かる. 図5.10は, 図5.9のI–V特性をV = 0 V 近傍領域で拡大した図で, I = 0 Aとなる電圧が僅かにゼロを上回っていることが 確認できる. これは従来型ダイオードにはない PNBT diode の特有の現象で, ダ イオードの両端子間の電圧が 0 のときにも, ボディ端子へ電流が流れているこ とが原因であると考えられる. この電圧のシフトの大きさは, Lg または Wg が増 加すると減少する. 急峻なターンオン特性および折り返し点の電圧シフトは, Lg, Wgおよび他のパラメータ（例えばゲートの形状）に影響されて相互作用すると 考えられる. この依存性に関しては更なる検証が必要である.
図5.9 3種類のサイズにおけるPNBT diodeのIb及びI–V特性 (絶対値表示). 実 線 : アノード電流, 点線 : Ib.
1E-11 1E-10 1E-9 1E-8 1E-7 1E-6 1E-5 1E-4
-0.2 -0.1 0 0.1 0.2
C u rr e n t (A /μ m )
Voltage (V)
0.35/1.0 μm 0.35/5.0 μm 0.2/5.0 μm
Lg/Wg Wb= 1.2 μm
Vb= 1.2 V
Anode Current
Body Current
93
図5.10 図5.9の0 V付近拡大図.
図5.11にdouble sweep 測定されたI–V特性を示す. Vb = 1.0 Vでヒステリシ ス特性が現れ, Vb = 1.1 Vでヒステリシス幅が増加していることが分かる. また,
Vb = 1.1 Vでの逆方向リーク電流は順方向電流よりも大きくなる. PNBT diodeは,
これまでの議論の通り, FBEを使用しているため, アノード電圧がオン状態から オフ状態にスイープするとき, 蓄積されたキャリアによってチャネル電位が維 持され, ヒステリシス特性を持つと考えられる. 高いVbは, 急峻なターンオン特
性と高いon/off 比をもたらすが, on/off比とヒステリシス特性はトレードオフの
関係にある. 逆方向リーク電流が大きいということは, 整流性能が劣化する可 能性がある. 実際の回路を設計するときは, ヒステリシス幅を入力電圧よりも 小さく保つ必要があると言える.
表 5.1 は, EH 用整流器としての使用を意図したゼロバイアスダイオード候補 の比較を示す. ここでは Backward Tunnel Diode及びヘテロ接合 TFET と比較し た. PNBT diodeは, 他の2つのデバイスとは異なり, Si CMOSプロセスによって 製造することができる. これは製造コスト上の利点である. 加えて, PNBT SOI-FETの SSは n-channelヘテロ接合TFETのSSより小さい. TFETのSSは平均
94
的に急峻 (30 mV/dec) だが, PNBT SOI-FET は従来の MOSFET と同じサブスレ ッショルド特性で電流が流れるモードからフィードバックモードに移行し, super-steep SS特性 (2.9 mV/dec)を示す. PNBT diodeのゼロバイアス点におけるγ は, Backward Tunnel Diode のゼロバイアス点における γ より小さい. これは,
PNBT diodeがゼロバイアス点でも電流が流れているためである. PNBT diodeは,
図5.9で示したように, 急峻なターンオン特性を達成するために 41.5mV以上の 電圧を必要とする. そこで, ±50 mVにおける順方向電流IFとの逆方向リーク電 流IRの比を使用して比較を行った. その結果, PNBT diodeのIF/ IR比は, Backward Tunnel DiodeのIF/IR比よりも高くなることが分かる. すなわち, ± 50 mVの入力
では PNBT diode の整流効率が非常に高い可能性を示している. ただし, ヒステ
リシス特性を考慮した場合はその限りではなく, 更なる検証が必要である.
図5.11 Double sweep測定におけるI–V特性 (絶対値表示). 実線: 順方向スイー プ, 点線: 逆方向スイープ.
1E-10 1E-9 1E-8 1E-7 1E-6 1E-5 1E-4
-0.2 -0.1 0 0.1 0.2
A no de C ur re nt ( A /μ m )
Voltage (V)
0.9 V 1.0 V 1.1 V
Vb Lg= 0.35 μm
Wg = 5.0μm Wb = 1.2μm
95
表5.1 EH用に開発されたゼロバイアスダイオードの比較
Backward Tunnel Diode
(Meas.) [4]
N-channel heterojunction TFET (Sim.) [2]
PNBT Diode (Meas.) (This work) Material
Heterostructure (InAs/AlSb/
AlGaSb/GaSb)
Heterostructure (InAs/GaSb)
Silicon
(SOI CMOS Process) SS
(mV/dec) - 30 (Average)
(Vd = 0.3 V)
2.9 (Minimum) (Vd = 0.1 V, Vb = 1.2 V) Zero-Bias
Curvature γ (V−1)
45 - 31
(Vb = 1.2 V)
|IF/IR|
(±50 mV) 8.3※ - 457.3
(Vb = 1.2 V) ※ [4]のフィッティングモデル計算式から算出.