第 4 章 シミュレーションによる PN-body tied SOI-FET 高性能化の
4.2 SRH モデルのキャリア寿命パラメータフィッティング
3.4.2 項においてシミュレーションによる動作メカニズムの検証を行ったが,
実測とは差異がある. これは, シミュレーションモデルの各種パラメータがフ ィッティングできていないためであると考えられる. そこで, シミュレーショ ンによる高性能化を検討するにあたり, より実測に近い結果を求めるために, シミュレーションモデルのパラメータフィッティングを行った. ここでは
n-channel PNBT SOI-FETをベースに検討する. まず, シミュレーションに使用した
各種デバイスパラメータを表4.1に示す. 各種パラメータのデバイス上における 部位は図4.1に準ずる.
表4.1 シミュレーションに使用するデバイスパラメータ.
Gate Oxide Tox 4.4 nm
SOI Thickness TSi 50 nm
Buried Oxide Thickness TBOX 200 nm
Gate Length Lg 200 nm
Gate Width Wg 1 μm
Base Width Wb 1.2 μm
Channel Impurity Concentration Nch 5×1016~3×1018 cm-3 Base Impurity Concentration Nb 1×1016~1×1019 cm-3
63
図4.1 各種デバイスパラメータ. (a)前面図, (b)上面図.
図 4.2 に PNBT SOI-FET におけるボディからチャネル部へのキャリア注入の
図を示す. 注入されるキャリアはバイポーラトランジスタにおけるベース部で 再結合するため, 注入効率はキャリア寿命に大きく依存すると考えられる. そ こで, 以下では SRH のキャリア寿命に関連するパラメータをフィッティングす ることにした.
図4.2 PNBT SOI-FETにおけるボディからチャネル部へのキャリア注入の様子.
Source Drain
Gate L
gBox
N P N
N
Tox
TSi
TBox
G
S D
Body
W
bN
N
+N
+P
P
+W
gN
chN
bN
chN P
N P N
N
Carrier Lifetime affects Carrier Injection Efficiency
P+ N P(channel region) Electron
Hole Recombination
64
式4.1及び4.2にHyDeLEOSで使用されるSRHモデルの生成再結合レート計
算式を示す. niは真性キャリア濃度, n及びpは電子及び正孔濃度, Nは不純物濃 度を表している. 残りはモデルパラメータである. シミュレーションにおける それぞれのデフォルトパラメータを表4.2に示す. シミュレーションではAを変 化させることで, キャリア寿命の倍率を変動させることができる.
𝑈
SRH= 𝑛
𝑖2− 𝑝𝑛
𝜏
p(𝑛 + 𝑛
𝑖) + 𝜏
n(𝑝 + 𝑛
𝑖)
𝜏
n,p= 𝐴
n,p(𝜏
minn,p+ 𝜏
maxn,p− 𝜏
minn,p1 + (𝑁 𝑁 ⁄
tn,p)
𝐵n,p)
表4.2 SRH生成再結合モデルのモデルパラメータ.
Electron (n) Hole (p) τmax 1.137×10-6 3.707×10-7
τmin 3.0×10-7 1.0×10-7
Nt 2.5×1015 2.5×1015
A 1
B 0.5 0.5
図4.3–4.6に Id, Ib–Vg特性のキャリア寿命パラメータA 依存性を示す. Vgのス イープは順方向及び逆方向の両方で行っている. デフォルト値からキャリア寿 命を短くしていくと, on/off 比が小さくなり, トリガ電圧が正方向へシフトして いくことが分かる. これは, キャリア寿命が短くなることでキャリア注入効率 が下がり, 正のフィードバック及び FBE が発生しづらくなっていくためと考え られる. すなわち, キャリア寿命が長くなるよう, Si の品質を上げることは
on/off比の改善につながると言える. ただし, on/off比はヒステリシス幅とトレー
ドオフの関係にあるため, 注意が必要である. 本研究では図4.7で示すように, A
= 0.02のとき, 比較的実測値にフィッティングできていることが分かる. SRHモ
デルのキャリア寿命は, Siの膜質によって変化するため, よくフィッティングさ れるパラメータの1つである[1], [2]. SOI MOSFETでは, Bulk MOSFETを基準に したデフォルト値より, 格子欠陥の影響でキャリア寿命が短いと考えられるた め, 定性的には妥当な結果であると考える. よって, 以降のシミュレーションで はA = 0.02を使用する.
(4.1)
(4.2)
65
図4.3 Id–Vg特性のSRHキャリア寿命依存性 (順方向スイープ).
図4.4 Ib–Vg特性のSRHキャリア寿命依存性 (順方向スイープ).
1E-18 1E-16 1E-14 1E-12 1E-10 1E-8 1E-6 1E-4
-0.5 0 0.5 1.0
Drain Current (A)
Gate Voltage (V)
×1
×0.1
×0.05
×0.04
×0.03
×0.02
×0.01 Vd= 0.1 V
Vb= 0.8 V
Lifetime
1E-18 1E-16 1E-14 1E-12 1E-10 1E-8 1E-6 1E-4
-0.5 0 0.5 1.0
Body Current (A)
Gate Voltage (V)
×1
×0.1
×0.05
×0.04
×0.03
×0.02
×0.01
Vd= 0.1 V Vb= 0.8 V Lifetime
66
図4.5 Id–Vg特性のSRHキャリア寿命依存性 (逆方向スイープ).
図4.6 SRHキャリア寿命依存性のまとめ. (a) on/off比及びId/Ib比, (b) トリガ電 圧及びヒステリシス幅.
1E-18 1E-16 1E-14 1E-12 1E-10 1E-8 1E-6 1E-4
-0.5 0 0.5 1.0
Drain Current (A)
Gate Voltage (V)
×1
×0.1
×0.05
×0.04
×0.03
×0.02
×0.01 Vd= 0.1 V
Vb= 0.8 V
Lifetime
0 10 20 30 40 50 60 70
1E+2 1E+3 1E+4 1E+5 1E+6
0.01 0.1 1
Id/Ib Ratio
on/off ratio
Lifetime Parameter A on/off ratio Id/Ib ratio
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18
0 0.1 0.2 0.3 0.4 0.5 0.6
0.01 0.1 1
Hysteresis Width (V)
Trigger Voltage (V)
Lifetime Parameter A forward backward width
(a) (b)
Id/IbRatio
on/off Ratio
on/off Ratio Id/IbRatio
67
図4.7 A = 0.02におけるシミュレーションと実測のId–Vg特性比較