49
4.2 セラミック基板
ピクセル検出器用の2次元アナログLSIが現在のところ、まだ開発されていないため、試作第 １号では、図 4.2のような基板を作り、ピクセル電極からの信号を一つ一つ基板の4辺にある電 極まで引き出し、1次元のアナログLSIで読み出した。
図4.2: セラミック基板
この基板は、セラミック（アルミナ）製で、配線の幅は40µm、間隔は、10µmである。このよ うに配線の幅、間隔を狭くすることは、従来の基板パターン技術ではできない。この配線は、半 導体のパターン技術を応用したフォトリソグラフィーとエッチングの手法で作られている。配線 はニッケルメッキ5000˚Aと、その上の金メッキ5000˚Aで形成されている。
4.3. バンプ接合 51
4.3 バンプ接合
試作第１号では、 4.1 のCdTeダイオード素子と 4.2 のセラミック基板をバンプ接合した。第 3章でも述べたようにCdTe半導体は、熱、圧力をかけることで、性能が劣化するため、CdTeが 劣化しないような新たな手法を確立する必要があった。今回、CdTe半導体用のバンプ接合とし て、金のスタッドバンプを用いた手法を三菱重工名古屋誘導推進システム製作所と共同で開発し た。CdTe用としてこのバンプ接合の工程では、125◦C以下、もしくは175◦C、10秒以下という 温度の条件を課している。
金のスタッドバンプは直径25µmの金ワイヤーを用いて、セラミック基板上に形成され、一段の バンプの高さは、35-50µmである。この金のスタッドバンプを用いるバンプ接合では、セラミッ ク基板やCdTe素子の表面に粗さがあると接合のうまくいかないピクセルが発生してしまう。セ ラミック基板やシリコンでは、研磨することにより表面の粗さを0.2µm以下にすることができる が、CdTe半導体では、現在のところ、2-5µmの表面粗さしか達成できていない。このCdTe半導 体の表面粗さに左右されず、安定的にバンプ接合するため、金のスタッドバンプを2段にして、表 面粗さを吸収することにしている。さらにCdTe電極との接続性を高めるため、2段の金スタッド バンプの上にInをうすく転写している。図4.3はそのバンプの写真と模式図である。
(a)
In
(b)
図 4.3: (a)はバンプの写真。セラミック基板上に、バンプが形成されている。(b)はバンプの模
式図。
次にスタッドバンプを立てたセラミック基板とCdTe素子を圧力をかけて、接合する。そのと きの圧力はスタッドバンプ1つ当たり20gである。ちなみに、SiのLSIの接合の場合、バンプ1 つ当たり80-100gという圧力をかける。
このバンプ接合の固定ため、セラミック基板とCdTe素子の間をエポキシのアンダーフィルを入 れている。このエポキシには、狭い隙間にも入っていくような粘性の少ないものを使用している。
図4.4は、バンプ接合の断面の写真である。50µmの範囲でピクセル電極との接合がうまくいっ ている様子が分かる。また、CdTeの代わりにシリコンのテスト素子を使った場合は、100%のバ
ンプで接合に成功している。
今回の試作第１号では、バンプの間隔はピクセルサイズの675µmであるが、スタッドバンプの 形成に使う金ワイヤーを細くするとバンプの間隔を狭くすることができる。1段のスタッドバンプ の手法であるが、200µmの間隔でも成功している1[36]。また、固定にアンダーフィルを使用して いるので、電気的に接触がとれるぎりぎりのところで止めれば、バンプ接合の際に加える圧力を もっと下げることは可能である。
図4.4: バンプ接合の断面
1
付録A参照
4.4. VA2TAアナログLSIの基本性能 53
4.4 VA2TA アナログ LSI の基本性能
CdTeピクセル検出器の試作第１号の読み出しには、IDEAS社製[39] のVA2TAと呼ばれるも ともとはシリコンストリップ用の1次元アナログLSIを使用し、VA2TAのコントロールおよび
VA2TAからのデータ取得には、VA-MCR-IIと呼ばれる装置を使用した。ここでは、これらの性
能について述べる。
4.4.1 VA2TAの仕組み VA2TAの構成
VA2TA [41, 42]は、128チャンネルを同時に処理するアナログLSIであり、セルフトリガーの 機能を備えているのが特徴である。VA2TAの1チャンネルの構成は、図 4.5 のようになってお り、CSA(preamp)、時定数の長いShaping Amp (Slow Shaper)、サンプル&ホールド回路、時定 数の短いShaping Amp (Fast Shaper) とレベルディスクリからなる。CSA、Slow Shaperとサン プル&ホールド回路の部分をVAと呼び、Fast Shaper とレベルディスクリの部分をTAと呼んで いる。VAがスペクトロスコピーを担当し、TAがトリガーの生成を担当することになる。これら が128チャンネル分あり、1次元的に並んでいる。サンプル&ホールド回路の出力はMultiplexer でつながれ、1つの出力になっており、レベルディスクリの出力はorで全128チャンネルつなが れ、一つのトリガー出力となる。