第 4 章 ADC 出力における 3 次高調波測定
4.2 被試験デバイス ADC とその測定環境
ここでは、本測定で用いる被試験デバイス(DUT)ADCについて述べる。本測定に用いる ADCはアナログデバイセズ社のAD7356を用いる。更に、ADCの3次高調波を測定する にあたり、その測定環境を述べる。
4.2.1 AD7356とその動特性におけるメーカの公表データ
アナログデバイセズ社の AD7356 についてその機能ブロック図を下図 4.1 に示す。
AD7356は12ビットの逐次比較ADC (Successive Approximation Resistor ADC：SAR
ADC) が二つ内蔵されている。アナログ入力信号はVinA, VinBで、その出力信号がそれぞれ
72
SDATAA , SDATABである。また、VinA, VinBはそれぞれ“+”と“－”の2入力あり、差動 入力構成になっている。この差動構成によりノイズや偶数次に対する歪み耐性が向上する。
次段のトラック・ホールド回路(T/H)はADCがA/D変換を行う際に入力のアナログ信号が 時々刻々と変化するのを防ぐ役割をしている。つまり、ADCがA/D変換を行う際のサンプ リングクロックに同期して一次的にアナログ情報の一部を取り出し、そのA/D 変換に必要 な時間だけ入力アナログ信号を保持する。このT/Hを通過し12ビット分解能で逐次比較方 式によりA/D変換が行われる。
図 4.2 AD7356のブロック図
また、AD7356 を正弦波及び 2 トーン信号を用いて性能評価をした結果につて、公表さ れているデータシートを下表4.1に示す。ADC出荷時にはこれらの性能指標が目標値に達 しているかを測定することで出荷判定が行われる。表4.1から第1章で述べたように、一般 的に、ADCの線形性特性の評価ではTHDやSINADなどが評価されている。2トーン信号 に関しては2次項、3次項によるIMD2, IMD3が評価項目になっている。
表4.1 AD7356のメーカ公表データシート
12-bit Successive Approximation
Resistor ADC T/H
REF
AD7356
12-bit Successive Approximation
Resistor T/H ADC
Control Logic BUF
BUF
変換方式 ： 逐次比較(SAR) 最高サンプリング周波数 ：5MHz VDD：2.5V
分解能 ：12ビット
リファレンス電圧 ：2.048V±0.25%, 6ppm/℃
Parameter Typical Unit Test Conditions/Coments
Dynamic performance fin=1Mhz sine wave
Signal to Noise Ratio (SNR) 71.5 dB Signal to Noise and Distortion Ratio (SINAD) 71 dB Total Harmonic Distortion (THD) -84 dB Spurious Free Dynamic Range (SFDR) -85 dB
Inter-Modulation Distortion (IMD) f1=1MHz+50kHz, f2=1MHz-50kHz
Second-Order Terms -84 dB
Third Order Terms -76 dB
73
下図4.3にデータシートに記載されている正弦波入力時のADCの出力信号のFFT解析 結果の様子を示す。
図4.3 正弦波入力時のADC出力信号の周波数測定結果の様子
4.2.2 AD7356出力の3次高調波あ測定環境
AD7356のテスト信号としてAWG 33220Aを用いて以下の(a)~(c)の信号を発生させる。
図3.19のフィルタは本来位相差切り替え信号により発生するfs/2-finのスプリアス低減用 のフィルタであるが、従来信号にも挿入して測定を行った。これは従来信号と位相差切り 替え信号の比較をするにあたり、測定環境を平等にするために挿入を行った。なお、図3.19 のフィルタに関しては3次高調波に影響を与えない位置にカットオフ周波数を定めたが(図 3.20の周波数特性の測定結果参照)実際に3次高調波に影響を与えていないか4.3節で検証 を行う。
(a) 高純度正弦波信号
・図3.16の250kHzカット周波数フィルタを通過させた従来信号
(b) 従来信号
・図3.19の1MHzカットオフ周波数フィルタを通過させた従来信号
・図3.19の2MHzカットオフ周波数フィルタを通過させた従来信号
・図3.19の2.7MHzカットオフ周波数フィルタを通過させた従来信号
・図3.19の3.7MHzカットオフ周波数フィルタを通過させた従来信号
(c) 位相差切り替え信号
・図3.19の1MHzカットオフ周波数フィルタを通過させた位相差切り替え信号
・図3.19の2MHzカットオフ周波数フィルタを通過させた位相差切り替え信号
74
・図3.19の2.7MHzカットオフ周波数フィルタを通過させた位相差切り替え信号
・図3.19の3.7MHzカットオフ周波数フィルタを通過させた位相差切り替え信号
以上の信 号を AD7356 へ入力す る。下 図 4.4 に示 す AD7356 の 評価用のボード
(EVAL-AD7356)を用いて入力信号をAD7356に入力する。AD7356は差動入力信号を処理
するが、評価用のボードにシングルエンド信号を差動信号に変換する回路 AD8138 が載っ ている。そのため、評価ボードへの信号には 33220A のシングルエンド信号をそのまま入 力することができる。
図 4.4 AD7356評価用ボード(EVAL-AD7356)のブロック図
更に、図4.4のAD7356の駆動に必要なクロックSCLK, CSは下図4.5のFPGA搭載ボ
ード(EVAL-CED1Z)を用いる。今回用いたコネクタは96-wayおコネクタであり、これを介 してクロック供給を行った。更に、このEVAL-CED1Zを用いて出力信号SDATAA , SDATAB
をUSBポート経由でPCに取り込み、出力結果について周波数解析を行う。なおAD7356 の出力信号解析にあたり、PCにはアナログデバイセズ社が提供しているソフトウェアをイ ンストールすることで測定がより簡単に行えるようになる。
Single ended to differential conversion using AD8138
AD7356 VDD VDrive
VinA+
V inA-Single ended to differential
conversion using AD8138
VinB+
V
inB-SCLK CS SDATAA
SDATAB
96-way Edge Connector
VDriveSupply External VDDSupply
External
Single Ended Input A
Single Ended Input B
Power Supply Circuits
図4.2
75
図 4.5 EVAL-AD7356駆動用ボード(EVAL-CED1Z)
以上の要素を基に構成した ADC の 3 次高調波を測定する環境を図 4.6 に示す。AWG
33220Aにより各テスト信号を発生させる。そのテスト信号に関しては所望の波形を構成し
PC1より33220Aのメモリに書き込む。その33220A出力のテスト信号に関して必要なLPF
を通過させADCへ入力する。このADC駆動用のサンプリングクロックや各モジュールに 要求される電源についてはEVAL-AD7356が供給する。ADCによりアナログ信号からデジ タル信号に変換された信号をPC2に取り込み周波数解析を行うことでAD7356出力の3次 高調波を測定する。4.3節にて図4.6の測定環境でADCの3次高調波を測定した結果とそ の考察を行う。
USB 2.0 Connection
4MB SRAM
ALTERA Cyclone
FPGA
Power Supply Generation, Monitoring and Control 7V DC Input
@ 2A
Analog Power
96-way Connector
LVDS Connector
SPI, SPORT,
PPI Headers 3×90-Way connectors
To Optional Blackfin Ez-Kit
To PC
76
図 4.6 ADCの3次高調波測定環境とそのブロック図