集積回路 /Integrated Circuits
JAIST Repository: 新世代ナノ集積回路のための多重複合型製造後調整の理論と設計
... 研究成果の概要（英文）：Timing failure and performance degradation due to process variations are serious problems for new-generation nano-technology Large Scale Integrated circuits (LSI). Proposed post-silicon multi-way ...
5
行列計算専用大規模集積回路の開発
... このような問題を解決する為に、汎用コンピュータでは工夫が困難な計算を、専 用計算機・専用プロセッサを用いて高速化する手法が一般的になってきた。 近年、半導体デバイスやそれに付随する技術の発展が目覚しく、 HDL(Hardware Description Language: ハードウェア記述言語 ) を用いての LSI(Large Scale Integrated circuit: 大規模集積回路 ) ...
82
JAIST Repository: Cat-CVD法のシリコン集積回路製作への応用に関する基礎研究
... Integrated circuits : ULSI)は、 その内部素子の微細化により高機能化と低コスト化を実現してきた。しかし、半導体素子の製造工程においては 依然として高いプロセス温度を用いており、これが素子の微細化の妨げとなっている。例えば、半導体製造工程 における重要な薄膜形成手法である化学気相堆積法(Chemical-Vapor-Deposition method : CVD 法)は、従来 手法によれば ...
5
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
... – 大きいものにはコンピュータのCPU（中央処理装 置）などもIPになっている ICの中でも搭載ゲート数の大きい大規模集積回路（Very Large Integrated Circuit: VLSI)では、全てスタンダードセルのゲートで作るわけではないです。メモリ回路（これ は後の方で紹介します）、入出力モジュール、クロック制御モジュール（PLL：Phase Locked ...
27
MemoirsoftheFacultyofScience KochiUniversity(InformationScience) Vol.26(2005),No.2 冗長 2 進加算器と乗算器の性能評価 宮原克典横山真登國信茂郎 高知大学理学部数理情報科学科 Abstract 近年の集積回路の高集積
... 対コスト性能比は 2,400,000 まで上がった。このチップは第 3 世代の集積回路よりもさら に集積度が増大しているために超大規模集積回路（Very Large Scale Integrated circuit） と呼ばれ、頭文字をとって VLSI と呼ばれる。これが第 4 世代である。 我が研究室ではこの VLSI ...
74
High efficiency and low noise charge pump circuits for non-volatile memories
... ダイオードのしきい値電圧損失と基板効果により、チャージポンプ 回路の効率は低下し、バッテリーを使うアプリケーションでは大きなデメリットとなり、 この問題の解決が重要な課題となる。この課題解決に向け、多くの新しい構造が出力の直 線性を改善するために提案されているが、寄生容量に起因するダイナミック損失の問題は これまでほとんど触れられてこなかった。ダイナミック損失の解決は、効率をさらに向上 ...
4
SGTを用いた半導体集積回路の低コスト化、高速化、低電力化に関する研究
... リを縦方向に積層した不揮発性順序回路を新たに提案した。提案方式により従来組み合わせ 回路と別のシリコン柱で形成されていたフリップフロップ回路を、同一シリコン柱で組み合 わせ回路の上に積層された 1 個の Fe-FET で形成できる特徴がある。そのため従来よりパタ ーン面積や製造コストを低減出来、従来揮発性だった評価結果用メモリを不揮発にできる。 ...
121
1. はじめに消費エネルギー ( 電力 ) は, 集積回路の技術の方向性を決定してきた大きな性能尺度である. 回路の集積度の向上に伴ない, バイポーラトランジスタから MOS トランジスタへ,n-MOS から CMOS へと, より消費エネルギーの小さなデバイスや回路構造が採用されてきた. すでに,
... †九州大学システム LSI 研究センター 〒816-8580 春日市春日公園６—１ E-mail: †[email protected] あらまし 低消費エネルギー化はシステム LSI 設計における重要な技術課題である．発熱に起因する回路の性能 や信頼性の低下を防ぎ，微細加工技術のもたらす集積度を向上の恩恵を受けるために，低消費エネルギー化は必須 ...
7
Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]
... している。そのため接続情報を記述している回路図エントリでは限界が あり、設計者は設計そのものよりも接続間違いによるケアレスミスを修 正することに時間がかかる。しかし動作記述を用いれば回路の表現に抽 象度が与えられ、さらに上位の設計を可能とするばかりでなく、設計の スピードが格段に向上する。 ...
22
注文コード No. NA1677 LV8104V Bi-CMOS 集積回路可変速制御用 3 相ブラシレスモータプリドライバ 概要 LV8104V は 3 相ブラシレスモータの可変速制御用に適したプリドライバ IC である チャージポンプ回路内蔵により 上下出力 Nc
... ON Semiconductor及びONのロゴはSemiconductor Components Industries, LLC (SCILLC)の登録商標です。SCILLCは特許、商標、著作権、トレードシークレット(営業秘密)と他の知 的所有権に対する権利を保有します。SCILLCの製品/特許の適用対象リストについては、以下のリンクからご覧いただけます。 ...
19
MEMS Micro Electro Mechanical Systems 電気 機械系の超小型化 撮影 小林 大 東京大学VDEC年報2003年版より 概念 半導体集積回路 集積 機械 マイクロアクチュエータの例 静電駆動型マイクロモーター 直径100μｍ ほぼ髪の毛の直径 Page 3 10,0
... 東京大学 大規模集積システム設計教育研究センター（ＶＤＥＣ） LIMMS / CNRS - IIS UMI 2820 （フランス国立科学研究センター） 財団法人 神奈川科学技術アカデミー 助成金，競争的外部資金 ...
21
2019 年 5 月 30 日 報道機関各位 東京工業大学広報 社会連携本部長佐藤勲 シンプルで万能なカオス的振動回路を設計 - 小型で効率的なデバイスを実現 - 要点 シンプルながら万能なカオス信号を生成する手法を発見 アナログ CMOS 集積回路技術により小型なカオス信号生成回路を実現 今後は応
... 図 2. カオス的振動回路図。リング型発振器とそれぞれの接続強度が独立して制御される様 子とその試作におけるレイアウトが示されている（上） 。異なる特性を持つ 3 つの信号例：振 幅が周期的に振動する信号、神経細胞様のスパイク的信号、ノイズ信号（下） 。 図 3. 図 2 の回路の CAD レイアウトと回路基板の写真。この集積回路は約 200×100 μm サ ...
5
Microsoft PowerPoint - 集積回路工学(5)_ pptm
... http://ssc.pe.titech.ac.jp にあります.. スケーリング則:集積回路技術の基本原理 tox L W Scaling スケーリングによりLSIの集積度と性能が向上し、コストが下がった。 2 ≈ S 寸法縮小率： 0.7 面積縮小率： 0.5 スケーリングにより殆ど すべての性能を向上できる 電界が一定になるようにする 1/S 2 Power[r] ...
24
書き換え可能なゲート素子を持つデバイスを用いた行列計算専用集積回路の設計
... level Design Metho dology) による論理回路の設計が、現在主流となってきている。ハ イレベル設計手法については次章で述べる。 VHDL の特徴は、このデジタル回路の設計、シミュレーション、合成のすべてを実 行するための幅広い構文を持っていること、そして、シミュレーションによる動作検 証がしやすく、設計の変更に時間がかからないこと、言語記述がそれほど複雑ではな ...
175
Microsoft PowerPoint - 集積回路工学(11)_LP改_100112
... C) 同期回路では１クロック周期よりも論理遅延が小さければよい。 CMOS論理回路ではV dd が高いほど論理遅延が短いが消費電力も大きい。 したがって、V dd を制御して論理遅延時間が１クロック周期よりも若干短めにすることがで ...
30
CMOS集積回路プロセスで作るマイクロ熱電発電デバイス
... 41 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」 まとめ 現在のシリコン集積回路技術で製造可能な、スケーラブルな微小熱電発電デバ イスのコンセプトを紹介した。 ...
39
JAIST Repository: 集積回路の将来展望と技術開発戦略
... Japan Advanced Institute of Science and Technology JAIST Repository https://dspace.jaist.ac.jp/ Title 集積回路の将来展望と技術開発戦略 Author(s) 武石, 喜幸 Citation 年次学術大会講演要旨集, 4: 3-5 Issue Date 1989-10-10[r] ...
4
Si(110)面金属基板SOI・Balanced-CMOS超高速高精度集積回路
... Separa血g Plasma E血ited Region from Etchikg Process Region'', Jpn･ J･ Appl･ Phys･, Vol･ 42,. Part 1, No.4B , pp[r] ...
6
ＭＥＭＳ技術を用いたアナログ集積回路の研究
... 提案回路は可変インダクタと可変容量, 負荷変動検出回路を従来回路に付加して実現する. 負荷変動検出回路, 可変 インダクタ, 可変容量を回路的に実現する手法の提案・検討を行った. 負荷電流が一定のときはインダクタンス値を 大きくして低リップル化を実現し, 大きな負荷電流変動のときにはインダクタンス値を小さくし, かつ容量の負電極 ...
208
3次元型トランジスタを用いた半導体集積回路の高集積化（低コスト化）、高速化、低電力化に関する研究
... - 42 - 4－5．通信用システム LSI でのパターン面積縮小効果 インバータや NAND，NOR 等の基本的な論理回路だけではなく，チャネル幅の小さなト ランジスタの割合が大きい通信用システム LSI でもパターン面積の縮小効果について検討 を行った．過去平面型で設計された LSI[9]，[10]を元に検討した．パターン面積としてはト ランジスタ部分，ウェル分離領域のみを考慮した．図 4-9 にそれぞれの 3 ...
107