CMOS集積回路プロセスで作るマイクロ熱電発電デバイス

(1)

1

CMOS集積回路プロセスで作る

マイクロ熱電発電デバイス

2020年1月30日 MEMSセンシング&ネットワークシステム展2020 @東京ビッグサイト西2ホール

渡邉孝信

早稲田大学アンビエントロニクス研究所

(2)

2

アウトライン

早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

1. イントロダクション



シリコン微小熱電発電デバイス

2. 半導体デバイスのシミュレーション法

3.キャビティ・フリー微小熱電デバイスの解析事例

4. まとめ

(3)

IoT・トリリオンセンサ時代の到来

Source: Gartner, IDC, Strategy Analytics, Machina Research, company filings, BI Intelligence estimates

http://www.verisk.com/insurance/visualize/the-connected-home-implications-for-the-insurance-industry.html

G. Chen, et al., ISSCC 2010

 mm3_{級センサノード}

Sleep : 11nW Active : 40μW

 スタックドダイモジュール

Y. Lee, et al., ISSCC 2012

急拡大するIoT市場

スマート・ダスト

3

(4)

エナジー・ハーベスティング

 無給電で動作する小型センサ・ノードを実現するには、環境の微小なエネルギー から恒久的に電気を作り出す技術が必要。  振動、光、熱、電磁場など様々なエネルギー源の利用が検討されている。 4 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(5)

熱電変換効率と性能指数ZT

熱電変換の効率 2 ZT α σ T κ = 2 H C T T T = + ZT

H. J. Goldsmid, “Introduction to Thermoelectricity,” Springer 2010.

n p Load RL Heat sink TC Heat source TH 1 1 1 H C C H H T T ZT T T ZT T η = − + − + + 熱電材料の無次元性能指数 4% 3% 2% 1% 0 ₁ ₂ ₃ ₄ η 400 H T = K 360 C T = K

A. F. Ioffe, “Semiconductor Thermoelements and Thermoelectric Cooling,” Infosearch, 1957.

α

σ

κ

α _{ゼーベック係数（V/K）} σ _{電気伝導率（S/m）} κ _{熱伝導率（W/mK）} 5 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(6)

Siナノワイヤの優れた熱電性能

 Boukai et al., Nature 451, 168 (2008)

 Hockbaum et al., Nature 451, 163 (2008)

細くするほど熱伝導率κが低 下→熱電性能指数 ZT 向上 2 1 ZT α σ T κ = ≈

α

σ

κ

Seebeck coeff. Electric conductivity

Thermal conductivity

6

(7)

従来のSi製微小熱電発電デバイス

Yu (2012) Xie (2010) Strasser (2002) George (2019) Li (2011), Curtin (2012) Hu (2019)

Dávila, Santos, Fonseca (2012), (2016) Norris (2015) Xu (2014)

7

(8)

キャビティ・フリー熱電発電デバイス

特願2016-170003 渡邉、徐、橋本「熱電発電装置」2016年 8月31日



Compatible to Si-CMOS process



No cavity etching in Si substrate

(K) 0 L Si-NW Si nanowires 350 340 330 320 310 300 290 0 100 200 300 400 500 Tem per at ur e (K ) L=500nm L=100nm L=50nm Ho t 350 340 330 320 310 300 Hot Cold Side view

H. Zhang, T. Watanabe, et al, IEEE TED 65, 2016 (2018).

Top view

8

(9)

Vertical Type

スケーリング・ルール

Planar Type

 Planar type is scalable for high TE power density!

Japanese Patent Application No. 2016-170003

H W L W L H 2(1+γ)LpW LW HW

Heat conductive insulator

p n p _n γL 2(1+γ)LpW γ_L _γ_L pW pW Metal wiring Metal wiring 2 2 max 2

4(1

)

H

T

P

pL

∆

=

+

α

σ

γ

2 2 max

4(1

)

T

P

pH

∆

=

+

α σ

γ

Scalable! Not scalable

9

(10)

アウトライン

1. イントロダクション

2. 半導体デバイスのシミュレーション法



キャリア輸送の支配方程式



電流密度の差分近似（Scharfetter-Gummelスキーム）



有限要素法と有限体積法

3.キャビティ・フリー微小熱電デバイスの解析事例

4. まとめ

10 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(11)

半導体デバイスシミュレーションの種類

11

M. Lundstrom, “Fundamentals of Carrier Transport,” Cambridge University Press (2001)

Drift-diffusion

(12)

ドリフト電流と拡散電流

n n n

J

= −

qn

µ ψ

∇ +

qD

∇

n

ドリフト成分拡散成分

ドリフト

電子電流密度[A/cm2_]：

q

_{：素電荷[C]}

n

：電子密度[cm-3] n

µ

_{：移動度[cm}2_/V･s] n

D

：拡散係数[cm2/s]

ψ

_：電位[V]

拡散

電位 ψ [V ] C E V E + ₊

(13)

支配方程式

（１）連続の方程式（２）電流密度の式 n n n J = −q

µ

n∇ +

ψ

qD ∇n

J

_p

= −

q

µ

_p

p

∇ −

ψ

qD

_p

∇

p

伝導電子と正孔の数の保存則（３）ポアソン方程式（４）再結合頻度の式 1 ( , , ) n n J R n p t q

ψ

∂ = ∇ ⋅ − ∂ 1 ( , , ) p p J R n p t q

ψ

∂ = − ∇ ⋅ − ∂

p

：正孔密度[cm-3]

R

：再結合頻度[cm-3s-1]

(

ψ

)

n p ND NA

ε

− + + − ∇ ⋅ ∇ = − 電磁気学の要請輸送方程式統計熱力学の要請：ドナー濃度[cm-3_] D N A N ：アクセプタ濃度[cm-3]

ε

_{：半導体の誘電率[F/cm]} 2 0 ( , , ) ( 2 ) SHR i i np n R n p R n p n

ψ

τ

− ≈ = + +

n

i ：真性キャリア密度[cm -3_] （Shockley-Read-Hall統計）

τ

0：再結合寿命[s]

(14)

pn接合付近のキャリア分布

C E V E i E 1015 1013 1011 109 107 0 -0.2 -0.4 -0.6 -0.8 -1.0 0.2 0.4 0.6 電位 ψ [V ] キャリア密度 [cm -3 ] 位置 [µm] 0 -10 20 0 -10 20

n

p

 電位の変化に対してキャリア密度は指数関数的に変化する！

(15)

0 1 2 3 4 5 6 7 8 9 10 -10 -5 0 5 10

Scharfetter-Gummelスキーム(1)

D.L. Scharfetter, H.K. Gummel, IEEE Trans. Electron. Dev, ED-16, 64-77 (1969).

S. Selberherr, Analysis and Simulation of Semiconductor Devices, Springer-Verlag (1984).

n n n d dn J qn qD dx dx

ψ

µ

= − + 1 1 1 1/ 2 ( _i _i ) ( _i _i ) i i B B n _i n i q q B n B n k T k T J qD h

ψ ψ

₊

ψ

₊

ψ

+ +  −   −  ⋅ − ⋅         = − 電流密度の式（１次元） Scharfetter-Gummelの離散化

( )

1 x x B x e = − Bernoulli関数 i i+1

( )

0 lim 1 x→± B x = h_i i+1/2 1 i n ₊ i n i

ψ

1 i ψ ₊

x

電位勾配がある場合、電子濃度は指数関数的に変化するので線形補完は不適切！ 15 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」 x

( )

B x

(16)

16

Scharfetter-Gummelスキーム(2)

渡邉研究室／ナノ材料情報学研究室

D.L. Scharfetter, H.K. Gummel, IEEE Trans. Electron. Dev, ED-16, 64-77 (1969). S. Selberherr, Analysis and Simulation of Semiconductor Devices, Springer-Verlag

1 1/ 2 1/ 2 i i n _i n n i i n n dn J qD qD h dx + + + − ≈ − _ 2 1 1 1 1/ 2 1/ 2 i i n _i n i n i B i i q d J D n q n k T h dx

ψ

₊

ψ

_µ

ψ

+ + + + − ≈ − ≈ − …拡散電流 2 1 1/ 2 1/ 2 i i n _i n i n i B i i q d J D n q n k T h dx

ψ

₊

ψ

_µ

ψ

+ + − ≈ − ≈ − …ドリフト電流 …ドリフト電流  電位差が小さい場合、電子濃度分布を線形近似して拡散電流を求める。  電位差が大きい場合、電位分布を線形近似してドリフト電流を求める。ドリフト成分は、電子流の上流側（upwind）の電子濃度に比例する。 n B n D k T q µ = Einsteinの関係式 1 i i ψ _ψ ₊ 1 i i ψ ≈ψ ₊ 1 i i ψ _ψ ₊

(17)

有限要素法 vs 有限体積法 (1)

有限要素法(Galerkin法) 1 ( , , ) 0 i n n w J R n p d q dt ψ Ω  ∂  ∇ ⋅ − − Ω =    

∫

有限体積法

(

)

1 ( , , ) 0 i i n n J n dS R n p d q t

ψ

∂Ω Ω ∂   ⋅ − _ − _ Ω = ∂  

∫

 

∫

重み i Ω 節点 _要素 i ∂Ω i Ω 節点コントロールボリューム  各要素で重み付き残差でゼロになるような各接点の物理量を求める。 重み付き残差  節点を中心とするコントロールボリューム内で積分する。電流の発散をコントロールボリューム外周に沿った積分に置き換える。 1 w =

(

)

1 1 i i n n J d J n dS q q Ω ∂Ω ∇ ⋅ Ω = ⋅ ∫ ∫   Gaussの発散定理

(18)

有限要素法 vs 有限体積法 (２)

有限要素法(Galerkin法) 有限体積法 i Ω 節点 _要素 i ∂Ω i Ω 接点コントロールボリューム

☹

電流が保存する有限要素法に基づく他の物理シミュレーションとの連成が困難

☹

熱伝導など他の物理シミュレーションとの連成が容易電流は必ずしも保存しない

☺

(19)

熱電デバイス解析に関するコメント



pn接合を含まなければ急激なポテンシャルの勾配は生じないので

Scharfetter-Gummelスキームは不要



半導体部の電気伝導率、ゼーベック係数を定数（もしくは単純なモ

デル）で与えてよければ、半導体モジュールが無くても熱電デバイ

スのシミュレーションは可能。

(20)

アウトライン

1. イントロダクション

2. 半導体デバイスのシミュレーション法

3.キャビティ・フリー微小熱電デバイスの解析事例



デバイスのモデル化



実験との比較



集積デバイスの最適設計

4. まとめ

(21)

熱電発電デバイスのモデル

M. Tomita et al., VLSI Symp. 2018

Al

AlN

p-Si

_n-Si

300K

295K

t

_sub

145nm

400nm

200nm

4L

p

L

ΔT

 ２次元周期境界条件を適用  外部印加温度 ΔT_EX=5K  COMSOL Multiphysics ® 5.3プラットホーム  有限要素法を採用 • Si-NWサイズ: 高さ 50nm、幅 100nm 長さ L 1μm ～ 0.05μm • Si基板厚さ tsub 745μm ～ 50μm 21 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(22)

シミュレーション結果：Si-NWの長さ依存性

 Si-NWが短くなると両端の温度差ΔTは小さくなるが、長さ0.1 μm 程度までなら短くなるほど発電密度が向上する。

1 10 100 1000 0.01 0.1 1 10 発電密度 (μ W /cm 2 )

∝

L

_NW–2 0 0.1 0.2 0.3 0.4 0.5 0.01 0.1 1 10 Si -NW 部両端の温度差 , ΔT (K ) Si-NWの長さ LNW (μm) Si-NW 高さ =50nm Si-NW 幅 =100nm Si-NW 長さ =10 ~ 0.05μm Si-sub 厚さ =745μm 24 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」 Si-NWの長さ LNW (μm)

(23)

シミュレーション結果： Si基板の厚さ依存性

 Si基板を薄くすると発電密度が劇的に向上する 0.01 0.1 1 10 100 10 100 1000 発電密度 (μW /cm 2 ) Si基板の厚さ (μm) L_NW=0.25μm L_NW=1μm Si-NW 高さ 50nm Si-NW 幅 100nm

745µm ~50µm Hot Hot Cold Cold

Small 𝛁𝛁T

Large 𝛁𝛁T

(24)

アウトライン

1. イントロダクション

2. 半導体デバイスのシミュレーション法

3.キャビティ・フリー微小熱電デバイスの解析事例



デバイスのモデル化



実験との比較



集積デバイスの最適設計

4. まとめ

(25)

SOI 50nm BOX 145nm Si sub. 745μm Si pad Si NWs Al/TiN/ Ti

Si-NW熱電発電デバイスの作製プロセス

27 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」 Siナノワイヤパターニング • レーザリソグラフィ＆ドライエッチング Siナノワイヤ：70本高さ：50nm 幅：約65nm 長さ 1μm – 0.25μm • Pイオン注入 5 x 1015 cm-2 Al/TiN/Ti 電極形成 • フォーミング・ガス・アニール裏面研磨 50, 100, 300, 745 μm Si基板厚さ光学顕微鏡像走査型電子顕微鏡像 Siナノワイヤ 0.25µm

(26)

Micro Thermostat

Electrical Probe Thermograph Image

Platinum Temperature Sensor

Micro-heater (~100 ℃)

AlN ceramics (ShapalTM₎

電気プローブシステム用マイクロヒーター

28

(27)

熱電発電特性の測定方法

V I 0 V_OC I_SC I_SC VOC 0 T ∆ = 0 T ∆ > 0 T ∆ > P_MAX -V V_OC I_SC 0 I P P_max

( )

2 4 4 OC OC SC V V I R = = 29 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(28)

実験結果： Si-NWの長さ依存性

0.01 0.1 1 0.1 1 発電密度 (μ W /cm 2 ) 1μW/cm2 _! @0.25μm short Si-NW

@∆T=5K

-10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 パワー (pW ) 負荷電圧 Vload(mV) 0.18 0.14 0.10 0.06 0.02 L=0.25µm L=0.4µm L=１.0µm L=0.6µm 30 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」 Si-NWの長さ LNW (μm)  実験でもSi-NWが短くなるほど発電能力が増す傾向が確認された。

(29)

0.1 1 10 10 100 1000

実験結果： Si基板の厚さ依存性

0.25μm-short NW

10 times

12μW/cm2 _! @50μm thick Si substrate 745μm thick Si substrate

発電密度

(μW

/c

m

2

)

Si基板の厚さ (μm)

@∆T=5K



Si基板を薄くすると発電密度が劇的に向上！

(30)

パワー密度のベンチマーク

1 10 100 107 106 105 104 103 102 10-1 10 10-2 10-3

Pow

er

De

ns

ity

(

µW

/c

m

2

)

1

Applied temperature difference ∆T (K)

Curtin (2012) Xu (2014) Yu (2012) Xie (2010) Strasser (2004) Norris (2015) Tomita (2018) Vertical, top-down Hu (2019) Li (2012) Horizontal, top-down George (2019) Bottom-up Santos (2016) 10-4  外部熱源による発電ではシリコン熱電発電の世界最高記録に相当

M. Tomita, T. Watanabe, et al, VLSI Symp. 2018,

M. Tomita, T. Watanabe, et al, IEEE TED 65, 5180 (2018).

32

(31)

アウトライン

1. イントロダクション

2. 半導体デバイスのシミュレーション法

3.キャビティ・フリー微小熱電デバイスの解析事例



デバイスのモデル化



実験との比較



集積熱電モジュールの最適設計

4. まとめ

(32)

バイレグ構造とユニレグ構造

ユニレグ構造高温源と低温源をつなぐ金属配線が不要なので温度差を設けやすい。 p型とn型の両方を交互に形成する必要があり、ファインピッチ化するにはプロセス開発が大変。 n型だけなのでプロセスが簡単。高温熱源と低温熱源を結線する必要があるため、熱リークを抑える結線構造の工夫が必要。バイレグ構造

☺

☹

34 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」 Metal Metal

Metal Metal Metal Heat Source Heat Sink Metal Metal Metal Heat Source Heat Sink Metal Metal Metal

☺

☹

leak leak n n n n n p p

(33)

ユニレグ

CMOS熱電集積化モジュール



現在の標準的なCMOSプロセスで製造可能な集積化モジュール

バイレグ

35 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」  第１配線層で素子間を電気的に接続  第２配線層を熱伝導率の高い絶縁体に置き換えてヒートガイドに使用

(34)

ユニレグ素子間の結線方法

直線型（linear）

✔ 配線長が短く電気抵抗を抑えられる ✖ 熱の注入部位のピッチが細かく温度差がつきにくい Hot-side Cold-side Si-NW Metal wiring 雷紋型（meander） ✔ 隣接TEGの熱の注入部位をマージでき温度差をつけやすい ✖ 配線長が長く複雑 36 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(35)

n型ユニレグ熱電モジュールの単位セル

37

A A’

(36)

ヒートガイド＆配線構造の比較

Type A 1μm 0 1 2 3 4 0 0.5 1 1.5 2 2.5 3

Type A Type B Type C Type A Type B Type C

Po

w

er

[n

W

]

Po w er d en sit y[ mW /c m 2 ] Type B Type C １ユニットからの発電量発電密度 24%up  熱の注入口の面積は狭めた方がよい。 38 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(37)

ヒートガイドの熱伝導率の影響

0 1000 2000 3000 4000 5000 Po w er [ nW ] κ _{= 3 W/m·K}

Height of heat guide H_HG[nm]

κ _{= 25 W/m·K} κ = 130 W/m·K κ = 285 W/m·K ヒートガイド 2.5 2.0 1.5 1.0 0.5 0 H_HG  ヒートガイド材料の熱伝導率によって最適な高さが異なる。  概ね1~2µmの高さが必要。 39 早稲田大学・渡邉孝信「CMOS集積回路プロセスで作るマイクロ熱電発電デバイス」

(38)

まとめ

 現在のシリコン集積回路技術で製造可能な、スケーラブルな微小熱電発電デバイスのコンセプトを紹介した。  半導体中のキャリア濃度はポテンシャルの変化に対して指数関数的に変化するため、単純な差分近似の代わりにScharfetter-Gummelスキームが使われる。  COMSOL Multiphysics®半導体モジュールでは有限体積法（FVM）と有限要素法（FEM）が実装されている。FVMの方が電流が保存されるが、他の物理モデルとの連成シミュレーションにはFEMが適している。  pn接合を含まなければ急激なポテンシャルの勾配は生じないので、半導体モジュールはなくても熱電発電素子のシミュレーションは可能。  微小熱電発電デバイスおよびその高集積モジュールの最適設計にCOMSOL Multiphysics®_{を活用した事例を紹介した。}

(39)

42

CMOS集積回路プロセスで作るマイクロ熱電発電デバイス