柔軟性のある外部ジッタ・インタフェース
外部インタフェース仕様書
... 業績連携ツール設定手順 作業内容 コマンド、設定内容 確認項目 時間 結果 作業前準備（PHPのインストール） YaST⇒「ソフトウェア」⇒「ソフトウェアのインストール/削除」 「ソフトウェアのインストール/削除」画面が起動する 「検索」を選択し「php」を入力して 表示された結果より「php4」、「php4-mbstring」、「apache2-mod_php4」をチェックし「了解」を押下 ...
9
( ク ) 情報の改ざん等外部からの攻撃やデータの漏えいなどのセキュリティリスク に対応したホームページであること ( ケ ) 将来的な拡張性の確保及び柔軟性の高いホームページであること (5) 業務概要主な業務項目は下記のとおりとする ( ア ) ホームページリニューアル全般にかかる総合コンサルテ
... （ケ）保守・運用支援 （６）対象ホームページ 千早赤阪村ホームページ（http://www.vill.chihayaakasaka.osaka.jp/）以下の各 コンテンツを対象とする。別ドメインで管理しているホームページについては、基 本的にリニューアルの対象外とし、ホームページからのリンクの管理とする。 ...
10
HDDのインタフェース技術
... タフェースのサポートが要求されている。これはど のシリアルインタフェースのデータ転送も高速であ るために，従来の用途別の範囲を越えて使用される ためと考えられる。この要求に応える効率的な開発 方法はインタフェース制御部分をモジュール化して 開発の重複を避けて効率化することと，コマンドレ ...
13
DDR2とDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第4章
... Ω の並列 OCT 設定を使用 した DDR3 SDRAM DIMM からの読み出しのシミュレーションを示します。 Stratix III、Stratix IV または Stratix V の並列 50 Ω の OCT 機能を使用すると、レシーバ のインピーダンスを伝送線路の特性インピーダンスと一致させることができます。 ...
72
RIETI - オランダにおけるワーク・ライフ・バランス―労働時間と就業場所の柔軟性が高い社会―
... WLB の取組みには、諸外国の例を参考にすることも多い 1 。本稿では、 WLB に 関するオランダのアプローチの特徴をとらえ、日本への示唆を得ることを目的とする。オ ランダは、1990 年代後半以降、経済・労働市場の成功を「オランダの奇跡」（Visser and Hemerijck ...
36
外部メモリ・インタフェース・ハンドブック Volume 3: アルテラ・メモリ・インタフェースIPの実装; セクション I. DDR およびDDR2 SDRAM 高性能コントローラ およびALTMEMPHY IP ユーザーガイド
... local_powerdn_req 入力 パワーダウン機能のユーザー・コントロール。 Enable Power Down Controls オプションがイネーブルされるとき、コントローラは、関 連タイミング・パラメータに違反しないで、できるだけ早期にメ モリをパワーダウン状態に配置するのを要求することもでき、ま た、local_powerdn_ack 信号をアサートすることによって応答 します。 ...
202
Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)
... ス の製品を選択およ び使用する こ と のためにのみ提供 さ れます。 適用 さ れ る法律が許容す る 最大限の範囲で、 (1) 本情報は 「現状有姿」 、 およ びすべて受領者の責任で (with all faults) と い う 状態で提供 さ れ、 ザ イ リ ン ク ス は、 本通知 を も っ て、 明示、 黙示、 法定を問わず (商品性、 非侵害、 ...
14
国立国会図書館サーチ 外部提供インタフェース仕様書(第1.20版)
... （4）set set は選択的ハーベストを実現するためにアイテムをグループ化する定義である。特定の 属性を持つアイテム群に関するメタデータのみを取得する際に利用されるものである。 本サービスにおける set は、2 章で記述した各データプロバイダ（の ID）、データプロバ イダグループ（の ID）、NDC、データプロバイダ「国立国会図書館デジタルコレクション」 （ ...
45
デュアルDIMM DDR2およびDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第5章
... FPGA の最後に直列終端および並列終端の両方の代わりに、ダイナミック OCT を使用します。一般的には DDR2 と DDR3 両方のタイプ・インタフェースで DQ 信号 と DQS 信号のために、ダイナミック OCT を使用します。並列終端が動的に書き込み 中に無効にされるため、FPGA のドライバはこれまで、Class I ...
32
Cyclone Vデバイス・ハンドブック、 Vol 1、第6章：Cyclone Vデバイスの外部メモリ・インタフェース
... その 7 ビット DQS 遅延設定は PVT によって変化し、位相シフト遅延が実装されま す。 たとえば、0° シフトの場合、 DQS/CQ 信号は DLL と DQS ロジック・ブロックの両方を バイパスします。0° シフトが実装されているとき、QuartusII ソフトウェアは、DQ IOE レジスタの DQ ピンと DQS/CQ ピン間のスキューが無視できるように、DQ ...
32
成長期男子サッカー選手の発育時期における下肢筋群の柔軟性および関節弛緩性の特徴
... 3．測定項目 身長，体重，下肢筋群の柔軟性と関節弛緩性は，メ ディカルチェック実施日にすべて測定した。また問診票 を用いて小学 4 年生∼中学 1 年生までの 4 学年分の身長 および体重，測定時点でのポジション，蹴り脚側，競技 歴，膝関節，鼠径部，腰部の疼痛および骨折や捻挫や筋 ...
9
Windows 上でのグリッド・コンピューティングがもたらすIT 柔軟性の最大化とコスト削減
... に示すとおり、リソース のプーリングと共有、動的なリソース・プロビジョニン グ、そして監視と管理の自動化がおもなグリッド機能と なります。つまり、ワークロードやユーザー、顧客環境 を、まるで電力供給網のように IT インフラストラクチャ・ グリッドにつなげることが目的です。リソースのプーリ ングと共有に関していえば、企業は特定のワークロード ...
18
RIETI - 安定性と柔軟性を兼ね備えた調整市場の制度設計：EUの調整市場統合からの論点整理
... ENTSO-E の役割 ENTSO-E とは、EU の送電事業者の組織であり、ENTSO-E には EU メンバー以外のス イスやノルウェーやトルコも含まれ、42 の TSO をカバーしている。ENTSO-E の役割は、 ハード面とソフト面に分かれる。ハード面とは、いわゆる送電網の整備を意味し、 2 年ごと ...
27
柔軟で耐熱性に優れたポリイミド＝シリカナノコンポジット多孔体
... 独立行政法人 産業技術総合研究所【理事長 野間口 有】（以下「産総研」という）ナノシステ ム研究部門【研究部門長 山口 智彦】ナノケミカルプロセス研究グループ 依田 智 研究グループ 長らと、ユニチカ株式会社【代表取締役社長 安江 健治】（以下「ユニチカ」という）福林 夢人 研究員は、共同でポリイミドとシリカからなる柔軟で耐熱性の高いナノコンポジット多孔体を製 造する技術を開発した。 ...
6
仕事における心理的柔軟性とメンタルヘルスおよびパフォーマンスとの関連
... 軟 性 が 高 い 傾 向 に あ る こ と を 示 す。 （ c ） 日 本 語 版 A c c e p t a n c e a n d A c t i o n Questionnaire-II （ 7 項目版） （嶋ら, 2013） : 心理 的非柔軟性を測定する 7 項目の尺度であり、得点が高 ...
2
( キ ) 拡張性の確保及び柔軟性の高い保守運用対応 将来的な拡張性及び運用開始後に CMS の機能向上やホームページの構造 デ ザイン変更に柔軟に対応すること (6) 業務概要 ( ア ) CMS システム サーバー環境の導入 構築 設定 ( イ ) DNS サーバの導入 DNS 登録情報の確認
... 契約締結日から平成３１（２０１９）年１２月１日（日）まで より詳細なスケジュールについては、本市と受託業者との協議の上、決定する。 (4) 目的 平成１９年に現在のホームページにリニューアル後、１０年が経過する。その間、 市民をはじめとするホームページ利用者の増加や閲覧環境の変化により、求められる ...
10
第 1 部基本インタフェースのレイヤ 1 仕様 1. 概要 本仕様では TTC 標準 JT-I411で定義された基本インタフェース構造において ユーザ 網インタフェース規定点であるT 点に適用するレイヤ1 特性を規定したもので TTC 標準 JT-I 430 ISDN 基本ユーザ 網インタフェースレ
... ８.２.３ 入力から出力までのトータル位相偏差 トータル位相偏差（ＴＥでのタイミング抽出ジッタの影響を含みます）は、ＴＥの出力における信 号変化点と、その信号に対応するＴＥの入力に加えられる信号の信号変化点との間で、ビット周期の ...
72
メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章
... 8 のバンク・メモリとして構成された高速 SDRAM デバイスです。すべての LPDDR2 デバイスは、システムに入力ピンの数を減らすた めに、アドレスとコマンド・バス上でダブル・データ・レート・アーキテクチャを 使用します。10 ビットのアドレスとコマンド・バスは、コマンド、アドレス、バン ク / ...
14
HardCopy IIIデバイスの外部メモリ・インタフェース
... 図 7–15. DDR3 SDRAM バッファなしモジュールのクロック・トポロジー データおよびリード・ストローブ信号はポイント・ツー・ポイントであ るため、ライト中の CK/CK# と DQS 信号のタイミング関係（tDQSS） がモジュール内の各デバイスで満たされるようにするには、特別な配慮 が必要です。さらに、メモリから HardCopy III ASIC ...
46
FPGA 外部のメモリをアバロン・MM・インタフェースへ接続する方法
... 9. Component Wizard タブを選択し、Class Name 、Display Name にコンポーネント名、Component Group にグループ名を 入力します。 ここで登録したグループ名、コンポーネント名で SOPC Builder 上の “System Contents” タブに追加されます。 10. Component Wizard の Finish ...
10