© Copyright 2015 Xilinx, Inc. Xilinx、 Xilinx のロ ゴ、 Artix、 ISE、 Kintex、 Spartan、 Virtex、 Vivado、 Zynq、 および この文書に含まれる その他の指定 さ れたブ ラ ン ド は、 米 国お よ びその他各国のザ イ リ ン ク ス社の商標です。AMBA、 AMBA Designer、 ARM、 ARM1176JZ-S、 CoreSight、 Cortex、 PrimeCell は EU およびその他各国の ARM 社の 登録商標です。PCI、PCIe、および PCI Express は、PCI SIG の商標であ り 、ラ イ セ ン スに基づいて使用 さ れています。すべてのその他の商標は、それぞれの保有者に帰属 し ます。 本資料は表記のバー ジ ョ ンの英語版 を 翻訳 し た も ので、 内容に相違が生 じ る 場合には原文 を 優先 し ま す。 資料によ っ ては英語版の更新に対応 し ていない ものがあ り ます。
ザ イ リ ン ク ス の Zynq® UltraScale+™ MPSoC フ ァ ミ リ は、無
類の柔軟性 と 大幅な BOM コ ス ト 削減を も た ら し 、複雑なマ
ルチ タ ス ク デザ イ ン のプ ロ ジ ェ ク ト 全体を迅速化 し ます。
WP470 (v1.0) 2015 年 11 月 6 日Zynq UltraScale+ MPSoC で圧倒的な
低消費電力 と 柔軟性を実現
著者 : Lee Hansen概要
高度なデー タ セ ン タ ー アプ リ ケーシ ョ ン、 車載用運転支援/セーフ テ ィ シ ス テ ム、 携帯用無 線デザ イ ン では、 多様な電源管理 と 条件に対応で き る 柔軟性を備え なが ら 最先端の性能を 達成で き る SoC IP が求め ら れています。ASSP (Application-Specific Standard Product) は、 固定 さ れた ソ リ ュ ーシ ョ ン で あ る ため拡張 性に欠け てい ます。 し たが っ てデザ イ ン に柔軟性を持たせて拡張す る にはデバ イ ス を追加 す る 必要があ り 、 BOM コ ス ト と 電力コ ス ト が増加 し ます。
Zynq UltraScale+ MPSoC は、 次の よ う な次世代 レ ベルのエ ンベデ ッ ド SoC 性能を提供 し ま す。 • 単位ワ ッ ト あ た り のシ ス テ ム性能が 5 倍向上 (前世代ザ イ リ ン ク ス製品 と 比較) • 画期的な電力管理機能 • 統合 さ れた電源 ド メ イ ン • 電源ア イ ラ ン ド • 新 し いグ ラ フ ィ ッ ク スお よ びビデオ エン ジ ン を使用 し て最大 4K ま で対応で き る高度 な ビデオ パ イ プ ラ イ ン • 包括的な ツール と エ コ シ ス テ ム サポー ト を利用 し て確実にデザ イ ン を完成で き る
は じ めに
ザ イ リ ン ク ス は、 業界初 と な る 真の All Programmable、 ヘテ ロ ジ ニ ア ス、 マルチプ ロ セ ッ シ ン グ SoC で あ る Zynq UltraScale+ MPSoC を提供 し てい ます。 TSMC 社の次世代 16nm FinFET プ ロ セ ス ノ ー ド を採用 し た Zynq UltraScale+ MPSoC には、 ス ケー ラ ブルな 32/64 ビ ッ ト マルチプ ロ セ ッ サ CPU、 リ アル タ イ ム グ ラ フ ィ ッ ク ス/ビデオ処理専用のハー ド エン ジ ン、 高度な高速 ペ リ フ ェ ラ ル、 お よ びプ ロ グ ラ マブル ロ ジ ッ ク が含まれてい る ため、 車載用運転支援/セーフ テ ィ シ ス テ ム、 無線/有線通信、 デー タ セ ン タ ー、 接続や制御な ど広範な アプ リ ケーシ ョ ンに対応で き ます。
ASSP ベー ス のすべてが固定 さ れた ソ リ ュ ーシ ョ ン と は異な り 、 Zynq UltraScale+ MPSoC は、 32 ビ ッ ト ま たは 64 ビ ッ ト デー タ 幅のプ ロ セ ッ シ ン グ シ ス テ ム をベース と する最高の ス ケー ラ ビ リ テ ィ を提供し ます。グ ラ フ ィ ッ ク スやビデオ パ イ プ ラ イ ン な ど の ク リ テ ィ カルな アプ リ ケーシ ョ ンでは専用のプ ロ セ ッ シ ン グ ブ ロ ッ ク を使用し て負荷を軽減で き る だけでな く 、効率的な 電源 ド メ イ ンやゲー ト 制御 さ れ る 電源ア イ ラ ン ド を使用 し て特定ブ ロ ッ ク の電源を オ ン/オ フ制御で き ます。 Zynq UltraScale+ MPSoC は、 さ ま ざ ま な イ ン タ ー コ ネ ク ト オプシ ョ ン、 DSP ブ ロ ッ ク 、 お よ びプ ロ グ ラ マブル ロ ジ ッ ク の選択が可能な ため、 ユーザー アプ リ ケーシ ョ ン の要件に柔軟に対応で き ます。 1 つのプ ラ ッ ト フ ォ ーム と 業界標準ツールで設計で き る こ の製品 フ ァ ミ リ は、 コ ス ト と 同時に高性能を重視す る アプ リ ケーシ ョ ンに最適です。
X-Ref Target - Figure 1
図 1 : Zynq UltraScale+ MPSoC のブ ロ ッ ク図
WP470_01_110215
Zynq UltraScale+ MPSoC Processing System
Application Processing Unit DDR Controller High-Speed
Connectivity
GIC-400 SCU CCI/SMMU 1MB L2 w/ECC
ARM® Cortex™-A53 NEON™ Floating PointUnit 32KB I-Cache w/Parity 32KB D-Cache w/ECC Memory Mgmt Unit Trace Macro Cell
Real-Time Processing Unit
2 1
3 4
Graphics Processing Unit ARM Mali™-400 MP2
Geometry Processor
Two Pixel Processors Memory Management Unit
64KB L2 Cache DDR4/3/3L, LPDDR4/3 ECC Support 256KB OCM with ECC DisplayPort USB 3.0 SATA 3.1 PCIe Gen2 PS-GTR General Connectivity 2 GIC ARM Cortex-R5
Memory Protection Unit
Vector Floating Point Unit
128KB TCM w/ECC 32KB D-Cache w/ECC 32KB I-Cache w/ECC Trace Macro Cell 1 Security Config AES Decryption, Authentication, Secure Boot DMA, Timers, WDT, Resets, Clocking, and Debug TrustZone Voltage/Temp Monitor Platform Management Unit System Control System Management Power SD/eMMC NAND Quad SPI NOR
SPI UART
CAN GigE
Zynq UltraScale+ MPSoC Programmable Logic
Storage & Signal Processing Block RAM UltraRAM DSP General-Purpose I/O High-Performance HPIO High-Density HDIO High-Speed Connectivity GTH GTY Interlaken 100G EMAC PCIe Gen4 Video Codec H.265/H.264 AMS
Z
YNQ
U
LTRA
S
CALE
+ MPS
O
C プ ロ セ ッ シ ン グ シ ス テムの特長
• ク ワ ッ ド コ ア ARM® Cortex™-A53 プ ロ セ ッ サを備え る アプ リ ケーシ ョ ン プ ロ セ ッ シ ン グ ユニ ッ ト (APU) o 32 ま たは 64 ビ ッ ト デー タ 幅に対応す る 次世代 ARMv8 アーキ テ ク チ ャ
o Linux お よ びベア メ タ ル SMP/AMP アプ リ ケーシ ョ ン シ ス テ ム に最適
• デ ュ アル コ ア ARM Cortex-R5 プ ロ セ ッ サを備え る リ アル タ イ ム プ ロ セ ッ シ ン グ ユニ ッ ト (RPU) o 低レ イ テ ン シで非常に確定的な性能
o APU の負荷軽減
• 新たに統合 さ れたハー ド マルチ メ デ ィ ア ブ ロ ッ ク
o グ ラ フ ィ ッ ク ス プ ロ セ ッ シ ン グ ユニ ッ ト (GPU) [ARM Mali™-400MP2] o 4Kx2K 60fps ビデオ エン コ ーダー /デ コ ーダー (VCU) [特定デバ イ ス] o 4Kx2K 30fps DisplayPort イ ン タ ーフ ェ イ ス
• 新たに統合 さ れた高速ペ リ フ ェ ラ ル
o PCIe® Gen1/Gen2 ルー ト コ ン プ レ ッ ク スお よ び統合エ ン ド ポ イ ン ト ブ ロ ッ ク (x1、 x2、 x4 レーン) o ホ ス ト 、 デバ イ ス、 OTG モー ド で動作可能な USB 3.0/2.0
o ジ ャ ン ボ フ レームお よび PTP (Precision Time Protocol） を使用する ギガ ビ ッ ト イ ーサネ ッ ト o SATA 3.1 ホ ス ト
o 専用の ク ワ ッ ド ト ラ ン シーバー (最大 6Gb/s) • 一般的なペ リ フ ェ ラ ル と ブー ト ペ リ フ ェ ラ ル
o CAN、 I2C、 QSPI、 SD、 eMMC、 お よ び NAND フ ラ ッ シ ュ イ ン タ ーフ ェ イ ス o GPIO、 UART、 お よ び ト レー ス ポー ト • ECC 機能付 き の 6 ポー ト DDR コ ン ト ロ ー ラ ー (x32/x64 DDR3、 DDR3L、 LPDDR3、 LPDDR4、 DDR4 に対応) • 複数の電源 ド メ イ ン をサポー ト す る 統合 さ れたプ ラ ッ ト フ ォーム管理ユニ ッ ト (PMU) • 統合 さ れた コ ン フ ィ ギ ュ レーシ ョ ン セキ ュ リ テ イ ユニ ッ ト (CSU) • TrustZone サポー ト • ペ リ フ ェ ラ ルお よ び メ モ リ の保護
表 1 に、 Zynq UltraScale+ MPSoC で最 も 低集積度/高集積度の各デバ イ ス の機能を示 し ます。 表 1 : Zynq UltraScale+ MPSoC の優れた機能 デバイ ス Zynq UltraScale+ MPSoC(1) ZU2EG (低集積度デバ イ ス) ZU19EG (最高集積度デバ イ ス) プ ロ セ ッ シ ング シス テム マルチプ ロ セ ッ サ APU および RPU 専用 GPU 6 ポー ト の DDR メ モ リ コ ン ト ロ ー ラ ー、 オ ンチ ッ プ メ モ リ 統合 さ れたセキ ュ リ テ ィ お よ びプ ラ ッ ト フ ォーム マネージ ャー メ モ リ お よ びペ リ フ ェ ラ ル ポー ト の保護、 TrustZone
DisplayPort、 USB 2.0/3.0 ホ ス ト /デバ イ ス/OTG、 SATA 3.1 ホ ス ト PCIe Gen1 ま たは Gen2 x1/x2/x4、 ギガ ビ ッ ト イ ーサネ ッ ト CAN、 I2C、 SPI、 QSPI、 SD、 eMMC、 NAND フ ラ ッ シ ュ GPIO、 UART、 お よ び ト レース ポー ト プ ログ ラ マ ブル ロ ジ ッ ク シ ス テ ム ロ ジ ッ ク セル 103,320 1,143,450 CLB フ リ ッ プ フ ロ ッ プ 94,464 1,045,440 CLB LUT 47,232 522,720 分散 RAM (Mb) 1.2 9.8 ブ ロ ッ ク RAM (Mb) 5.3 34.6 DSP ス ラ イ ス 240 1968 最大 HP I/O 156 572 最大 HD I/O 96 96 GTH ト ラ ン シーバー 16.3Gb/s 0 44 GTY ト ラ ン シーバー 32.75Gb/s 0 28
PCIe Gen3x16 お よ び Gen4x8 0 5
150G Interlaken 0 4
100G Ethernet 0 4
注記:
1. Zynq UltraScale+ MPSoC 製品に関す る 情報は、 『Zynq UltraScale+ MPSoC 概要デー タ シー ト 』 (DS891 : 英語版、日本語版) を参照 し て く だ さ い。
電力効率を重視
Zynq UltraScale+ MPSoC は、 電源を効率的に管理で き る よ う 設計 さ れてい ます。 まず、図 2 の よ う に、 デバ イ ス は 4 つの電源 ド メ イ ンに分割 さ れてい ます。 • リ アル タ イ ム ク ロ ッ ク と バ ッ ク ア ッ プ バ ッ テ リ 付き の RAM を含むプ ロ セ ッ シ ン グ シ ス テ ム (PS) 内にあ る バ ッ テ リ 電源 ド メ イ ン。 • RPU、 一般的なペ リ フ ェ ラ ル、 オ ンチ ッ プ メ モ リ (OCM)、 プ ラ ッ ト フ ォ ーム管理ユニ ッ ト 、 お よ び コ ン フ ィ ギ ュ レーシ ョ ン セキ ュ リ テ ィ ユニ ッ ト を含む PS 内にあ る低電力 ド メ イ ン。 • APU、 高速ペ リ フ ェ ラ ル、 シ ス テ ム メ モ リ マネージ ャ ー、 お よ び DDR コ ン ト ロ ー ラ ーを含む PS 内にあ る フル電力 ド メ イ ン。 • プ ロ グ ラ マブル ロ ジ ッ ク (PL) 電源 ド メ イ ン 常にオンのバ ッ テ リ 電源 ド メ イ ン以外は、 設計者が動作モー ド お よ び電力レベルを選択で き ます。 必要のない ド メ イ ンは、 起 動時には電源をオ フ に し ておいて、 割 り 込みや イ ベン ト 発生時に一時的にオンにで き ます。 さ ら に低電力 ド メ イ ン と フル電力 ド メ イ ンは、 各エン ジ ンで電源ア イ ラ ン ド をサポー ト し てい る ため、 消費電力を さ ら に細か く 制御で き ます。 APU の Cortex-A5 プ ロ セ ッ サはそれぞれ電力をゲー ト 制御で き ますが、 RPU の 2 つの Cortex-R5 プ ロ セ ッ サ は同時にゲー ト 制御 さ れ、 GPU のピ ク セルおよ びジオ メ ト リ プ ロ セ ッ サは個別にゲー ト 制御 さ れます。 RPU と 密結合 メ モ リ お よ びオンチ ッ プ メ モ リ (OCM) は、さ ら にバン ク 分割 さ れてい る ためバン ク ご と に個別に電力をゲー ト 制御で き ます (APU の L2 キ ャ ッ シ ュ を含む)。 ま た、 汎用ペ リ フ ェ ラ ル と 高速ペ リ フ ェ ラ ルのほ と ん ど は、 電源ア イ ラ ン ド と し て個別に電力を ゲー
ト 制御で き ます。
Zynq UltraScale+ MPSoC には、 電源 ド メ イ ン を制御す る 革新的なプ ラ ッ ト フ ォ ーム管理ユニ ッ ト (PMU) が含ま れてい ます。 こ の PMU は、 デバ イ ス の安全管理 と 電源 ド メ イ ン内での電力制御を担い ます。 ド メ イ ンの電源オン/オ フ制御や リ セ ッ ト 要求に
X-Ref Target - Figure 2
図 2 : Zynq UltraScale+ MPSoC の電源 ド メ イ ン
WP470_02_102715
Processing System
Low Power Domain
Full Power Domain
RPU APU ACP Core Switch FPD Switch CCI/SMMU DDR Controller LPD Switch OCM GPU PCIe SATA FPD-DMA Display Port GigE(4) USB (2) LPD-DMA PMU SYSMON BPU CSU
Battery Power Domain
MIO Video Codec AMS CMAC ILKN DSP GTY GTH High-Performance HP I/O High-Density HD I/O UltraRAM Customizable Logic Block RAM PCIe Gen4 PS-GTR HS MIO ACE HPC(2) HPM(2) HP(4) PL_LPD LPD_PL High-Speed Transceivers General-Purpose I/O Config EMIO NAND SD/eMMC QSPI SPI(2) CAN(2) I2C(2) UART(2) GPIO
Programmable Logic
対応す る 専用 ROM、 さ ら にオプシ ョ ンのカ ス タ ム電源管理フ ァ ーム ウ ェ ア用に 128KB の RAM があ り ます。 PMU には、 安全 に再開す る ために使用す る オプシ ョ ンのデー タ 復号化用 256 ビ ッ ト デバ イ ス キーが含まれてい ます。 ま た、 IPI (プ ロ セ ッ サ間 割 り 込み) 機能をサポー ト し てい る ため、 ド メ イ ン間で ス リ ープ状態の ド メ イ ン を監視 し て、 イ ベン ト 発生時に電源を オンに で き ます。
単位ワ ッ ト あた り のシ ス テム性能を最大 5 倍向上
Zynq UltraScale+ MPSoC の中心には 2 つの CPU ブ ロ ッ ク が あ り ま す。 アプ リ ケーシ ョ ン プ ロ セ ッ シ ン グ ユニ ッ ト (APU) は、 Linux お よ びベア メ タ ル アプ リ ケーシ ョ ン処理に最適な ク ワ ッ ド コ ア ARM Cortex-A53 を使用 し 、 リ アル タ イ ム プ ロ セ ッ シ ン グ ユニ ッ ト (RPU) は、 セーフ テ ィ /セキ ュ リ テ ィ モジ ュ ールな どの低レ イ テ ン シで確定的なアプ リ ケーシ ョ ンや APU の負荷 軽減に最適なデ ュ アル コ ア ARM Cortex-R5 を使用し ます。 新し いマルチ メ デ ィ ア グ ラ フ ィ ッ ク ス エン ジ ン、 高速ペ リ フ ェ ラ ル、 さ ら に最新世代のプ ロ グ ラ マブル フ ァ ブ リ ッ ク や IP を統合する こ と で、 Zynq UltraScale+ MPSoC は前世代のザ イ リ ン ク ス Zynq-7000 デバ イ ス よ り シ ス テ ム性能を最大 5 倍ま で引 き 上げ る こ と が可能です。
APU の ク ワ ッ ド コ ア ARM Cortex-A53 プ ロ セ ッ サは、 次世代アーキ テ ク チ ャ ARM v8 を採用 し 、 最先端の性能 と 優れた電力効 率での処理能力を兼ね備えてい ます。 各 Cortex-A53 プ ロ セ ッ サは、 Zynq-7000 デバ イ ス の ARM Cortex-A9 と 比べてベース ラ イ ン を 2.7 倍高速化 し 、 次世代の浮動小数点な どの最先端機能やハ イ パーバ イ ザーに よ る真の APM 動作をサポー ト し ます。 APU は、 Linux やその他のサー ド パーテ ィ RTOS ま たはベア メ タ ルを使用する アプ リ ケーシ ョ ン ベース の実行に最適です。 APU の特長は次の と お り です。 • ク ワ ッ ド コ ア ARM Cortex-A53 プ ロ セ ッ サ • 最高ス ピー ド グ レー ド で最大 1.5GHz 動作 • 次世代アーキ テ ク チ ャ ARMv8 • 64 ビ ッ ト ま たは 32 ビ ッ ト デー タ 幅で動作 • 各プ ロ セ ッ サに専用の メ モ リ 管理ユニ ッ ト (MMU) • 各プ ロ セ ッ サに専用の次世代型単一命令複数デー タ (SIMD) エン ジ ン • 各プ ロ セ ッ サに 32KB の L1 命令キ ャ ッ シ ュ (パ リ テ ィ 付き) • 各プ ロ セ ッ サに 32KB の L1 データ キ ャ ッ シ ュ (ECC 付き) • 1MB の共有 L2 キ ャ ッ シ ュ (ECC 付 き ) • ハ イ パーバ イ ザー サポー ト
RPU のデ ュ アル コ ア ARM Cortex-R5 プ ロ セ ッ サは、 低レ イ テ ン シで確定的な実行に最適化 さ れてい る ため、 安全性 と 信頼性 を重視す る セキ ュ リ テ ィ アプ リ ケーシ ョ ンに最適な低レ イ テ ン シ密結合 メ モ リ (TCM) が含まれてい ます。 ま た、 APU のオ フ ロ ー ド プ ロ セ ッ サ と し て も 適 し てい ます。 RPU の特長は次の と お り です。 • デ ュ アル コ ア ARM Cortex-R5 プ ロ セ ッ サ • 最高ス ピー ド グ レー ド で最大 600MHz 動作 • ARMv7R アーキ テ ク チ ャ • 32 ビ ッ ト デー タ 幅で動作 • デフ ォ ル ト の ス プ リ ッ ト モー ド 動作、 ま たはデュ アル ロ ッ ク ス テ ッ プ動作 • 各プ ロ セ ッ サに専用の メ モ リ 保護ユニ ッ ト (MPU) • 各プ ロ セ ッ サに 32KB の L1 命令キ ャ ッ シ ュ (ECC 付き) • 各プ ロ セ ッ サに 32KB の L1 データ キ ャ ッ シ ュ (ECC 付き) • 各プ ロ セ ッ サに 128KB の ECC 付き で低レ イ テ ン シの密結合 メ モ リ (TCM) • ロ ッ ク ス テ ッ プ モー ド で TCM が最大 256KB と し て使用可能
低電力で よ り 高速な フ ァ ブ リ ッ ク 性能
Zynq UltraScale+ MPSoC は、 TSMC 社の 16nm FinFET プ ロ セ ス ノ ー ド を採用 し て構築 さ れてい る ため、 プ レーナ技術 よ り も 優 れた ス イ ッ チン グ速度で リ ー ク 電流 も 低い効率的な ト ラ ン ジ ス タ が実装 さ れてい ます。 結果 と し て、 よ り 低い消費電力で高い 性能が実現 さ れてい ます。28nm ベース の Zynq-7000 か ら 16nm ベース の Zynq UltraScale+ MPSoC へ移行する こ と に よ っ て、20% の消費電力削減 と 60% の高速化が可能にな り 、 純粋な処理性能は 2.7 倍向上し ます。
UltraScale+ 16nm フ ァ ブ リ ッ ク には、 DDR4 メ モ リ ス ピー ド 対応の HP (High-Performance) I/O、 レ ガシ イ ン タ ーフ ェ イ ス向けに 消費電力 と エ リ アに最適化 さ れた HD (High-Density) I/O、 およ び高速シ リ アル ト ラ ン シーバーがあ り ます。 高速シ リ アル ト ラ ン シーバーは、高速ペ リ フ ェ ラ ル専用のプ ロ セ ッ シ ン グ シ ス テ ム領域 と I/O 帯域幅を最大化する プ ロ グ ラ マブル ロ ジ ッ ク 領域 の両方にあ り ます。 共有シ ス テ ム メ モ リ はチ ッ プ上あ り 、 プ ロ グ ラ マブル ロ ジ ッ ク を使用 し て拡張で き ます。 外部 DDR コ ン ト ロ ー ラ ー イ ン タ ー フ ェ イ ス はプ ロ セ ッ シ ン グ シ ス テ ムにあ り なが ら 、 プ ロ グ ラ マブル ロ ジ ッ ク に も 拡張 さ れ、 最大 16 テ ラ バ イ ト ま でのシ ス テ ム メ モ リ 空間を提供する新 し い柔軟な メ モ リ マ ッ プを備えてい ます。
マルチ メ デ ィ アに最適な シ ス テム
Zynq UltraScale+ MPSoC の新機能は、 最大 4K ま での ビデオ レー ト で動作す る ハー ド ウ ェ ア と し て統合 さ れたマルチ メ デ ィ ア ビデオお よ びグ ラ フ ィ ッ ク ス プ ロ セ ッ シ ン グ ブ ロ ッ ク です。 こ れ ら に よ っ て、 CPU はアプ リ ケーシ ョ ンに集中で き、 デバ イ ス全体の電力効率 と シ ス テ ム性能が向上 し ます。 こ の新 し いブ ロ ッ ク が優れた グ ラ フ ィ ッ ク ス/ビデオ処理パ イ プ ラ イ ン を提供 す る ため、 ボー ド 上に必要なデバ イ ス数が減 る こ と で BOM コ ス ト が削減 さ れます。
グ ラ フ ィ ッ ク プ ロ セ ッ シ ング ユニ ッ ト (GPU)
グ ラ フ ィ ッ ク ス プ ロ セ ッ シ ン グ ユニ ッ ト (GPU) は ARM Mali-400 MP2 を使用 し 、 Zynq UltraScale+ MPSoC プ ロ セ ッ シ ン グ シ ス テ ム (PS) 内に配置 さ れてい ます。 こ れは APU と 直接接続 さ れてい る ため、 オプシ ョ ン と し てデ ィ ス プ レ イ 出力用フ レーム バ ッ フ ァ ーのビデオ イ メ ージの レ ン ダ リ ン グ処理を高速化で き ます。CPU に依存 し たグ ラ フ ィ ッ ク ス処理を行 う ASSP と 比較 す る と 、 GPU は専用のパ ラ レル エン ジ ン を使用する こ と で、 よ り 高速にビデオ情報を生成で き ます。 ま たチ ッ プ外部に GPU エン ジ ン を追加す る ソ リ ュ ーシ ョ ン よ り も 低 コ ス ト で低消費電力 と な り ます。 GPU は、 シ ェ ーダー ベー ス と 固定関数の両方の グ ラ フ ィ ッ ク ス API に対応す る 完全プ ロ グ ラ マブルな アーキ テ ク チ ャ に よ っ て、 2D および 3D のグ ラ フ ィ ッ ク ス処理を高速化 し ます。 ま た、 ア ンチエ イ リ ア ス機能を備え、 性能オーバーヘ ッ ド な し に最 適な画像品質を実現 し ます。 Linux 用の検証お よ びテ ス ト 済み ド ラ イ バー セ ッ ト が含まれ、 APU か ら CPU へのグ ラ フ ィ ッ ク ス コ マン ド の自動オフ ローデ ィ ン グ を管理 し ます。
Zynq UltraScale+ MPSoC GPU の主な特長
• ARM Mali-400 MP2 • 最高ス ピー ド グ レー ド で最大 667MHz 性能 • ジオ メ ト リ プ ロ セ ッ サ (x1)、 ピ ク セル プ ロ セ ッ サ (x2) • 専用の共有 L2 キ ャ ッ シ ュ (64KB) • 専用の メ モ リ 管理ユニ ッ ト (MMU) • OpenGL ES 2.0 お よ び OpenGL ES 1.1 対応 • OpenVG 1.1 API 対応 • 3 つのエ ン ジ ン に個別のパ ワ ー ゲーテ ィ ン グ機能 • 1334M ピ ク セル/秒の ピ ク セル フ ィ ル レー ト • 72.6M ト ラ イ ア ン グル/秒 • 21.34Gflops 浮動小数点シ ェ ーデ ィ ン グビデオ コ ーデ ッ ク ユニ ッ ト (VCU)
特定デバ イ ス の Zynq UltraScale+ MPSoC プ ロ グ ラ マブル ロ ジ ッ ク (PL) には、新し いビデオ エン コーダー /デコーダーが含まれ てい ます。 ハー ド ウ ェ ア と し て組み込ま れた こ の コ ーデ ッ ク は、 PL ま たは PS か ら のビデオ/オーデ ィ オ ス ト リ ームへア ク セ ス し 、 ソ フ ト ウ ェ ア アルゴ リ ズ ム を実装 し た場合の最大 50 倍の圧縮率でビデオ情報を圧縮で き る ため、 貴重な ス ト レージ空 間を節約で き ます。
Zynq UltraScale+ MPSoC VCU の主な特長
• H.264 お よ び H.265 HEVC ビデオ規格を サポー ト • 同時エン コ ー ド /デコー ド • 8K x 4K ビデオ (15fps) ま たは 4Kx2K ビデオ (60fps) • 8 お よ び 10 ビ ッ ト のカ ラ ー コ ン ポーネ ン ト • I、 IP、 IPB フ レーム のエ ン コ ーデ ィ ン グ • 4:2:0 お よ び 4:2:2 ク ロ マ フ ォ ーマ ッ ト • 同時に最大 8 つの異な る ビデオ ス ト リ ームDisplayPort イ ン タ ー フ ェ イ ス
Zynq UltraScale+ MPSoC には、 高速 コ ネ ク テ ィ ビ テ ィ ペ リ フ ェ ラ ルの一部 と し てハー ド ウ ェ アに統合 さ れた新 し い DisplayPort イ ン タ ーフ ェ イ ス モジ ュールがあ り ます。 DisplayPort イ ン タ ーフ ェ イ スは PS に配置 さ れ、 最大 6Gb/s で動作する 4 つの専用 高速シ リ アル ト ラ ン シーバーのいずれか 1 つへマルチプ レ ク ス可能です。 こ れに よ っ て、デ ィ ス プ レ イ チ ッ プを追加する必要 がな く な り 、 シ ス テ ム BOM コ ス ト が さ ら に削減 さ れます。
DisplayPort イ ン タ ーフ ェ イ ス は VESA V-12a に準拠 し てお り 、PS ま たは PL か ら 送信 さ れ る ラ イ ブ オーデ ィ オ/ビデオ を処理 し た り 、 メ モ リ フ レーム バ ッ フ ァ ーに格納 さ れてい る オーデ ィ オ/ビデオを処理する ための さ ま ざ ま な イ ン タ ーフ ェ イ ス を提供 し ま す。 同時に 2 つのオーデ ィ オ/ビデオ パ イ プ ラ イ ン をサポー ト し 、 アルフ ァ ブ レ ンデ ィ ン グ、 ク ロ マ リ サンプ リ ン グ、 色 空間変換、 オーデ ィ オ ミ キシ ン グな どの レ ン ダ リ ン グ処理をオンザフ ラ イ で可能に し ます。 ま た、 こ のブ ロ ッ ク には、 同期 ク ロ ッ ク を生成す る ための専用のビデオ PLL が含まれています。
Zynq UltraScale+ MPSoC DisplayPort イ ン タ ー フ ェ イ スの主な特長
• 最大ビデオ解像度は 4K x 2k @30Hz• Y のみ、 YCbCr444、 YCbCr422、 YCbCr420、 RGB ビデオ フ ォ ーマ ッ ト • 1 カ ラ ー コ ン ポーネ ン ト あ た り 6、 8、 10 ま たは 12 ビ ッ ト • ラ イ ブ ビデオ用の 36 ビ ッ ト のネ イ テ ィ ブ ビデオ入力イ ン タ ーフ ェ イ ス • 内蔵DMA を使用 し て フ レーム バ ッ フ ァ ーか ら ビデオを取得する イ ン ターフ ェ イ ス • 2 プ レーン レ ン ダ リ ン グ パ イ プ ラ イ ン • 最大 2 チ ャ ネルのオーデ ィ オ (24 ビ ッ ト /48KHz) • 専用のビデオ PLL • 取得 し た ビデオ デー タ用のビデオ タ イ ミ ン グ を生成する コ ン ト ロ ー ラ ー • ISO/IEC 13818-1 準拠 シ ス テ ム タ イ ム ク ロ ッ ク (STC)
ア プ リ ケーシ ョ ン例
Zynq UltraScale+ MPSoC には、 拡張性のあ る 電源、 高性能、 お よ び専用エ ン ジ ン が統合 さ れてい る ため、 さ ま ざ ま な アプ リ ケー シ ョ ンに適 し てい ます。 こ こ では、 主な アプ リ ケーシ ョ ン例を示 し ます。
デー タ セン タ ー : ネ ッ ト ワーク ス ト レージ/サービス プ ラ ッ ト フ ォーム
イ ン タ ーネ ッ ト 上のほ と ん ど の ウ ェ ブサ イ ト はシ ス テ ムの コ ア部分に SQL データ ベース を備え、そ こ には同時かつ複数の イ ン タ ーネ ッ ト ト ラ フ ィ ッ ク 要求に瞬時に対応する必要があ る大量のデータ が含まれます。 人気のあ る ウ ェ ブサ イ ト では、 毎日最 大 3 億の写真やビデオが毎日追加 さ れ、 毎月 1 兆のページ閲覧があ り ます。 し か し 、 ウ ェ ブサ イ ト が拡大する一方、 SQL デー タ ベース の拡張が十分でないため、 ボ ト ルネ ッ ク と な っ て き てい ます。 こ の問題を解消す る ため、 Memcached (Mem-Cache-D、 無償で提供 さ れ る オープ ン ソ ー ス の汎用分散型 メ モ リ キ ャ ッ シ ン グ シ ス テ ムで、 改訂版 BSD ラ イ セ ン ス の下で配布) な ど の 分散 KVS (キー バ リ ュー ス ト ア) が、 現在の ウ ェ ブ イ ン フ ラ 内で重要な ミ ド ルウ ェ ア アプ リ ケーシ ョ ン と な っ てい ます。 こ れ ら を使用 し て、 デー タ ベース の使用頻度の高い ク エ リ や最近の ク エ リ を キ ャ ッ シ ュ す る こ と で ウ ェ ブサ イ ト の性能 と 拡張性が 大幅に向上 し ます。 Memcached は KVS の実装に最 も 一般的に使用 さ れてい る オープ ン ソ ー ス ソ フ ト ウ ェ ア構造です。 現在使用 さ れてい る 最 も 一 般的な Memcached イ ンプ リ メ ン テーシ ョ ンは、 1 つのネ ッ ト ワー ク アダプ タ ー と 1 つの x86 ベース マザーボー ド で構成 さ れ、 ホ ス ト の DRAM にバ リ ュ ーを保存 し ます。 各ユニ ッ ト が、 待ち行列に入っ たデー タ ベース KVS 要求の文字列を管理 し ます。 各要求では、 デ コ ー ド 、 ハ ッ シ ュ 、 リ ー ド 、 フ ォ ーマ ッ ト 、 お よ び送信の実行が必要です。 し か し 、 x86 ベース のアーキ テ ク チ ャ の性能 と 消費電力はその限界に到達 し てい る ため、 Memcached を十分に拡張で き ません。 x86 ベー ス の Memcached イ ン プ リ メ ン テーシ ョ ン は CPU 集約型です。 キー幅が無作為かつ さ ま ざ ま で あ る ため、 割 り 込みや キ ャ ッ シ ュ ミ ス が頻繁に生 じ 、 その結果 と し て分岐予測の精度低下、 要求パ イ プ ラ イ ンの停止、 性能低下、 無駄な電力消費な ど を招 き ます。 ま た、 ネ ッ ト ワ ー ク アダプ タ ー レ イ ヤーで も 、 共有 TCP/IP ス タ ッ ク の使用や、 DMA チ ャ ネル経由でネ ッ ト ワー ク アダプ タ ーへデー タ を送信する ためにデー タ パケ ッ ト を使用する こ と に よ っ て、 レ イ テ ン シが増加し ます。 マルチ コ ア x86 ベー ス イ ン プ リ メ ン テーシ ョ ンの公表 さ れてい る 性能指標は、 5.8 ～ 7.0KRPS/W (千 リ ー ド /秒/ ワ ッ ト ) で、 レ イ テ ン シは 1 ユニ ッ ト 最大 478 ワ ッ ト で 200 ～ 400 マ イ ク ロ 秒です。Zynq UltraScale+ MPSoC は、 で き る だけ少ない演算処理で、 ネ ッ ト ワ ー ク か ら メ モ リ へ、 ま たその逆方向へデー タ 転送を行 う こ と に焦点を あ てた理想的な Memcached アーキテ ク チ ャ を提供 し ます。図 3 に、 Zynq UltraScale+ MPSoC ベース の Memcached ユニ ッ ト のアーキ テ ク チ ャ を示 し ます。ウ ェ ブ サーバーのデータ パス が非常にシ ンプルにな る こ と で、Zynq UltraScale+ MPSoC は回復 ト ラ フ ィ ッ ク を含む 40Gb/s ギガ ビ ッ ト イ ーサネ ッ ト リ ン ク をサポー ト し ます。 データ 側では、 Zynq UltraScale+ MPSoC が、 プ ロ グ ラ マブル ロ ジ ッ ク 内の PCIe 用 イ ン テ グ レ イ テ ッ ド エン ド ポ イ ン ト ブ ロ ッ ク を介 し て、 NVMe メ モ リ の 2 つのバン ク を駆動 し ます。 すべての MPSoC ベース の Memcached ユニ ッ ト には、 内部ネ ッ ト ワー ク の固有 IP ア ド レ ス があ り 、 ス タ ン ド ア ロ ン サーバー と し て機能す る ため、 ネ ッ ト ワ ー ク ク ラ イ ア ン ト が Key-value ペア を直接保存お よ び回復で き ま す。 Zynq UltraScale+ MPSoC PL を使用 し て可能 と な る 拡張 DDR メ モ リ に よ っ て、最大 32GB の DDR4 DRAM を Zynq UltraScale+ MPSoC PS に直接接続で き ます。 100GB/s の帯域幅で DRAM へア ク セ ス可能です。
すべて の キー バ リ ュ ー ス ト レ ージ処理は MPSoC のプ ロ グ ラ マブル ロ ジ ッ ク で実行 さ れ、 MAC PHY も 含 ま れてい る ため、 BOM 表に新た な コ ン ポーネ ン ト を追加す る 必要がな く 、 シ ス テ ム全体の消費電力を抑え る こ と がで き ま す。 すべての主要シ ス テ ムは、ギガ ビ ッ ト イ ーサネ ッ ト ブ ロ ッ ク 用の 2 つの 40Gb/s ネ ッ ト ワー ク ラ イ ン、TCP/IP ス タ ッ ク プ ロ セ ッ シ ン グ、DDR4 メ モ リ 制御、 お よ び最大 32TB のキ ャ ッ シ ュ メ モ リ に対応する 2 本の NVMe PCIe イ ン タ ーフ ェ イ ス な ど を含むプ ロ グ ラ マブ ル ロ ジ ッ ク か ら 直接駆動で き ます。 MPSoC では さ ら に、 統合 さ れた VCU ブ ロ ッ ク を使用す る こ と で、 デー タ の圧縮/解凍な ど の機能が有効に な り ま す。 複数ブ レ ー ド フ ァ ーム用に制御プ レーン ソ フ ト ウ ェ ア を実行す る 場合は APU が使用で き ます。 その他の方法 と し て Kinetic な ど の オープン ス ト レージ プ ラ ッ ト フ ォーム を使用 し た場合、 制御モジ ュールを追加する必要がな く な り ます。 Linux OS を実行 し ハ イ パーバ イ ザーで調整 さ れ る 各 APU は、 データ の複製、 検索、 解析、 ま たは画像認識/補正な どの ソ フ ト ウ ェ ア定義型サー ビ ス を単独で提供で き ます。 MPSoC は、 ウ ェ ブ サーバーがパ イ プ ラ イ ン ボ ト ルネ ッ ク と な る 最大 80Gb/s ま でのキー バ リ ュ ー ス ト レージの 2 つの QSFP+ ラ イ ン レー ト と 最大 32TB の ス ト レージ を提供し ます。 その結果、 概算で 104MRPS ( x86 イ ンプ リ メ ン テーシ ョ ンの 4.5 倍の) 性能 と 、 27 ワ ッ ト (1/20 ま で電力削減) の消費電力を可能に し ます。
X-Ref Target - Figure 3
図 3 : Zynq UltraScale+ MPSoC を使用するデー タ セ ン タ ー アプ リ ケーシ ョ ン例 WP470_03_102915 Software Services: Duplication, De-Duplication, Facial Recognition, etc. Hybrid Memory Subsystem Hybrid Memory Subsystem DDR4 Off-ChipMemory Cloud API, Node manager, O/S Key Storage Key Storage Key: Server Cache Decode, Retrieve, Transmit NVMe I/F up to 16Gb/s On-Demand Software Services RPU: Cortex-R5 Lockstep for Anti-tamper Internet Service Requests OCM DDR Controller Block RAM LUT RAM Shared Hash Table APU: Quad Cortex-A53s On-Demand Encrypt/Decrypt DSP Acceleration Key Value Storage 40Gb/s TCP/IP Stack GigE GigE PCIe Gen4 PCIe Gen4 Processing System Programmable Logic Hard Block Soft Block NVME Drive 32TB Off-Chip Memory DDR4 DDR Controller QSPF+ QSPF+ VCU
Zynq UltraScale+ MPSoC を使用 し た車載シ ス テム : セ ン ト ラル ADAS モ
ジ ュ ール
Zynq-7000 デバ イ ス は、 現在既に車両の安全シ ス テ ムお よ びカ メ ラ シ ス テ ム に広 く 採用 さ れてい ます。 車両に搭載 さ れ る カ メ ラ シ ス テ ムの数は、 ス テ レ オカ メ ラ を含めて、 今後 4 年以内に 2 倍に増加する と 予想 さ れてい ます。 車載用セン ト ラ ル ADAS ユニ ッ ト は、 少な く と も 各 2 メ ガ ピ ク セル/30fps で最大 6 つのカ メ ラ を同時に使用する ビデオ パ イ プ ラ イ ン を制御する こ と が 求め ら れ、 Zynq UltraScale+ MPSoC は こ の要件に対応 し ます。
図 4 に、 こ のアプ リ ケーシ ョ ン例を示 し ます。
Zynq UltraScale+ MPSoC を使用 し た ADAS セ ン ト ラ ル モジ ュ ールでは、 デバ イ ス の I/O が MIPI や Ethernet プ ロ ト コ ルな ど の 多様な イ ン タ ーフ ェ イ ス規格を使用 し て、車両全体の複数カ メ ラ か ら 取得す る ビデオ リ ン ク に対応 し ます。編集前のビデオは、 PL で駆動 さ れ る ビデオお よ び解析 IP に転送 さ れ、 死角検出用の動 き 予測、 ヘ ッ ド ラ ン プ制御用のヘ ッ ド ラ イ ト /テール ラ イ ト 感知、 車線逸脱警告用の白線検知、 標識認識用のパ タ ーン認識 と オプテ ィ カル フ ロ ーの判断、 歩行者検出用のグ ラ デ ィ エン ト 抽出な ど、 高度な機能をサポー ト し ます。
処理 さ れた画像デー タ は Zynq UltraScale+ MPSoC のプ ロ セ ッ シ ン グ シ ス テ ムに転送 さ れ、 APU の ク ワ ッ ド コ ア プ ロ セ ッ サが 画像デー タ の環境評価を実行す る と 同時に車両セ ンサーを監視 し ます。 APU は、 エ ッ ジ検出用の し き い値な ど、 パ ラ メ ータ ー 指定可能な制御レ ジ ス タ を設定す る こ と で、 プ ロ グ ラ マブル ロ ジ ッ ク のハー ド ウ ェ ア ア ク セ ラ レー タ ーを調整で き ます。 ま た、 信号待ちの間には、 白線検出か ら 歩行者監視へモジ ュ ール ロ ーデ ィ ン グ を動的に切 り 替え る こ と も 可能です。 APU は、 物 体追跡や距離推定な ど の フ レーム単位処理を実行 し ま す。 カ メ ラ レ ン ズ形状の補正に ワ ーピ ン グ な ど の ビデオ処理 タ ス ク を GPU で実行 さ せ る こ と で、 CPU の性能向上お よ び発熱 と 排熱のバ ラ ン ス が保たれ る よ う にな り ます。
環境評価 さ れた情報は APU か ら RPU へ転送 さ れます。 RPU は、 車両へのプ ラ イ マ リ イ ン タ ーフ ェ イ ス と し て機能 し 、 シ ス テ ム を診断す る と 同時に、 ア ク チ ュ エー タ の監視 と 開始を実行 し ます。 デ ュ アル コ アの Cortex-R5 プ ロ セ ッ サは、 機能安全要件
X-Ref Target - Figure 4
図 4 : Zynq UltraScale+ MPSoC を使用 し た ADAS アプ リ ケーシ ョ ンの例 WP470_04_110515 Control Decisions Diagnostics Comms. Safety Critical Functions Vehicle Comms. LPDDR3 or LPDDR4 Scratchpad Memory Display Controller Functional Safety Image Warping and Graphics Overlay DA Application Processing Video Memory, Frame Buffers, Application Code, Status Repository Processing System Hard Block Soft Block Programmable Logic Object List Processing Motion Estimation Gradient Extraction, HoG, SVM Haar Descriptor, SVM Sensor Fusion Acceleration Gaussian Filter, Edge Detect &
Thin, Lane Pattern Search Scaling Scaling Capture Capture Capture Capture Capture Capture CAN Interface Driver Assist GPU OCM
RPU-Dual R5s in Split Mode
Blind Spot Detect Vehicle Sensors/ Radar Characterized Image Data Raw Image Retrieval Raw Image Storage
Lane Departure Driver Monitor Pedestrian Detect DisplayPort Interface Display(s) APU-Quad A53s DDR Controller
MIPI Standard I/O
Multi-camera Inputs (rear, forward, right, left...) Off-Chip Memory Key:
を満たすために ロ ッ ク ス テ ッ プ モー ド で動作 し ます。車両への コ マン ド は、 プ ロ グ ラ マブル ロ ジ ッ ク での潜在的な ク ロ ス モニ タ リ ン グや診断保護の判断を受けて、 統合 さ れてい る CAN イ ン タ ーフ ェ イ ス を介 し て RPU か ら 送信 さ れます。
APU と RPU に よ っ て、 機能安全に対応 し た ADAS ホ ス ト コ ン ト ロ ー ラ ーの統合が可能にな り ます。 こ れ ら のプ ロ セ ッ シ ン グ ユニ ッ ト のほかに も 、 入力ビデオ リ ン ク 、 グ ラ フ ィ ッ ク ス処理、 CAN イ ン タ ーフ ェ イ ス、 ハー ド ウ ェ ア ア ク セ ラ レーシ ョ ン 用プ ロ グ ラ マブル ロ ジ ッ ク がすべて Zynq UltraScale+ MPSoC に統合 さ れてい る ため、 BOM コ ス ト が削減 し 、 個別のホ ス ト コ ン ト ロ ー ラ ーやカ メ ラ ビデオ リ ン ク を追加する必要がな く な り ます。 さ ら に GPU と オンボー ド メ モ リ の統合に よ り 、ECU の シ ス テ ム全体の消費電力が最大 25% 削減 し ます。 結果 と し て、 Zynq-7000 AP SoC を使用す る 同様の イ ン プ リ メ ン テーシ ョ ン と 比べて、 単位 ワ ッ ト あ た り 4 倍優れた性能を実現 し ます。
Zynq UltraScale+ MPSoC を使用 し た放送電波 : ソ フ ト ウ ェ ア無線
モバ イ ル無線市場では、省電力性を重視す る 要件が大半です。 地上用モバ イ ル無線 (LMR) と 業務用モバ イ ル無線 (PMR) の両方 において、 広帯域の多値変調方式 (LTE、 TETRA) さ ら には次世代製品で同時多値変調方式を提供する ソ フ ト ウ ェ ア定義のベー ス バン ド アーキテ ク チ ャ が圧倒的主流 と な っ てい ます。公衆安全や非公開ネ ッ ト ワー ク 向けに最適化 さ れたデータ アプ リ ケー シ ョ ン向けの無線プ ラ ッ ト フ ォームが求め ら れてい ます。 Zynq UltraScale+ MPSoC フ ァ ミ リ は、 公衆無線シ ス テ ムの開発に最 適な ソ リ ュ ーシ ョ ンです。バ ッ テ リ 駆動式のナ ロ ーバン ド 公共安全無線は、 全体の 90% の時間が ス タ ンバ イ モー ド と な り 、 残 り の 10% で送受信動作を 行い ます。 Zynq UltraScale+ MPSoC を使用する ソ フ ト ウ ェ ア無線シ ス テ ムは、 MPSoC に統合 さ れた電源 ド メ イ ンや電源ア イ ラ ン ド を利用 し て、 未使用時シ ス テ ムすべての電源をオ フ に し ます。 入力 RF モジ ュールか ら の波形は、 RPU 内にあ る いずれか の Cortex-R5 プ ロ セ ッ サに よ っ て常に監視 さ れます。 も う 一方の Cortex-R5 プ ロ セ ッ サでセキ ュ リ テ ィ を管理 し ます。 APU を 含むフル電力 ド メ イ ン と プ ロ グ ラ マブル ロ ジ ッ ク はシ ャ ッ ト ダ ウ ン状態を保持し 、シ ス テ ム全体の電力消費はわずか 35mW と な り ます。
図 5 は、 Zynq UltraScale+ MPSoC フ ァ ミ リ では こ れ ら の要件に容易に対応で き る こ と を示 し てい ます。
X-Ref Target - Figure 5
Processing System Programmable Logic Radio Display Radio Protocol Stack Frequency Error Correction Memory Beam Forming PCIe Gen3 Real-Time FFT Modem VCU Frequency Hop & RF RF Block Hard Block Soft Block DisplayPort PMU APU-Quad A53s Running AMP RPU-Dual R5s in SPlit Mode Multi-Band Antennas CSU External Device Connection Backplane GPU OCM Android Application Server, Display GUI Display Hypervisor USB Display Processor Scratchpad Memory Vocoder Power Manager Security Manager Signal Detect Key:
有効な送信信号を検出す る と 、 RPU はプ ロ セ ッ サ間割 り 込みを使用 し て APU と プ ロ グ ラ マブル ロ ジ ッ ク の両方に電源を入れ ます。 プ ロ グ ラ マブル ロ ジ ッ ク はすぐ に RSSI の確認、 フ ィ ル タ リ ン グ、 およ びパケ ッ ト ヘ ッ ダーの復号化を開始 し ます。 送 信が確認 さ れ る と 、 APU 内の 1 つの Cortex-A53 プ ロ セ ッ サが、 性能向上のために次世代 SIMD を用いてボ コーダー (Vocoder) 処理を開始 し ます。 それ と 同時に、 別の Cortex-A53 がデ ィ ス プ レ イ に電源を投入し ます。 3 つ目の Cortex-A53 は、 Android ベー ス のアプ リ ケーシ ョ ンに常に対応で き る 状態です。こ れ ら の APU プ ロ セ ッ サはハ イ パーバ イ ザーを使用する こ と で完全な非対 称動作が可能 と な り 、 未使用時には電源ア イ ラ ン ド を介 し て電源を オ フ にで き ます。 ま た、 統合 さ れてい る VCU も 必要に応
じ て暗号化/復号化およ びオフ ラ イ ン時の信号ス ト レージ と し て利用で き ます。
Zynq UltraScale+ MPSoC には多様なマルチプ ロ セ ッ サやハー ド エン ジ ン が含 まれてい る ため、 RPU は該当す る 信号を継続的に 監視 し 、 未使用電源 ド メ イ ン を ス リ ープ状態に し て極めて低い電力状態に保ち ます。 プ ロ グ ラ マブル ロ ジ ッ ク の改善 と 最新の 低電力 メ モ リ イ ン ターフ ェ イ ス に よ っ て、 Zynq UltraScale+ MPSoC では既存の ソ フ ト ウ ェ ア無線 イ ンプ リ メ ン テシ ョ ンに比べ て単位 ワ ッ ト あ た り の性能が 5 倍近 く 向上 し ます。
ま と め
次世代プ ロ ジ ェ ク ト に最適なエンベデ ッ ド プ ラ ッ ト フ ォーム を選択する場合、 制約の多い ASSP SoC に執着する必要はあ り ま せん。 Zynq UltraScale+ MPSoC は、 真のマルチプ ロ セ ッ サ ハー ド ウ ェ ア と 柔軟なアーキテ ク チ ャ を備えてお り 、 複数の電源 ド メ イ ン と ゲー ト 制御可能な電源ア イ ラ ン ド に よ っ て消費電力を細か く 制御で き 、 マルチ メ デ ィ ア環境のパ イ プ ラ イ ン処理に対 応で き る 専用の高性能エン ジ ン を搭載 し てい ます。 カ ス タ ム ア ク セ ラ レータ ー用に拡張可能なプ ロ グ ラ マブル ロ ジ ッ ク 、広範 な高速汎用 I/O、 オプシ ョ ンの VCU はすべての デバ イ ス フ ァ ミ リ で利用可能で、 BOM コ ス ト の削減を実現 し ます。
Zynq UltraScale+ MPSoC の詳細は、japan.xilinx.com/products/silicon-devices/soc/zynq-ultrascale-mpsoc を参照 し て く だ さ い。
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。
免責事項
本通知に基づいて貴殿ま たは貴社 (本通知の被通知者が個人の場合には 「貴殿」、 法人その他の団体の場合には 「貴社」。 以下同 じ ) に開示 さ れ る 情報 (以下 「本情報」 と いい ます) は、 ザ イ リ ン ク ス の製品を選択およ び使用する こ と のためにのみ提供 さ れます。 適用 さ れ る法律が許容す る 最大限の範囲で、 (1) 本情報は 「現状有姿」 、 およ びすべて受領者の責任で (with all faults) と い う 状態で提供 さ れ、 ザ イ リ ン ク ス は、 本通知 を も っ て、 明示、 黙示、 法定を問わず (商品性、 非侵害、 特定目的適合性の保証を含みますが こ れ ら に限 ら れません)、 すべての保証お よ び条 件を負わない (否認する ) も の と し ます。 ま た、 (2) ザ イ リ ン ク スは、 本情報 (貴殿ま たは貴社に よ る 本情報の使用を含む) に関係 し 、 起因 し 、 関 連す る 、 いかな る 種類 ・ 性質の損失ま たは損害について も 、 責任を負わない (契約上、 不法行為上 (過失の場合を含む)、 その他のいかな る責任 の法理に よ る かを問わない) も の と し 、 当該損失ま たは損害には、 直接、 間接、 特別、 付随的、 結果的な損失ま たは損害 (第三者が起 こ し た行 為の結果被っ た、 デー タ 、 利益、 業務上の信用の損失、 その他あ ら ゆ る 種類の損失や損害を含みます) が含まれ る も の と し 、 それは、 た と え 当該損害や損失が合理的に予見可能で あ っ た り 、 ザ イ リ ン ク ス がそれ ら の可能性について助言を受け ていた場合であ っ た と し て も 同様です。 ザ イ リ ン ク ス は、 本情報に含ま れ る いかな る 誤 り も 訂正す る 義務を負わず、 本情報ま たは製品仕様のア ッ プデー ト を貴殿ま たは貴社に知 ら せ る 義務 も 負い ません。 事前の書面に よ る 同意のない限 り 、 貴殿ま たは貴社は本情報を再生産、 変更、 頒布、 ま たは公に展示 し てはな り ません。 一定の製品は、 ザ イ リ ン ク ス の限定的保証の諸条件に従 う こ と と な る ので、http://japan.xilinx.com/legal.htm#tos で見 ら れ る ザ イ リ ン ク ス の販売 条件を参照 し て く だ さ い。 IP コ アは、 ザ イ リ ン ク ス が貴殿ま たは貴社に付与 し た ラ イ セ ン ス に含まれ る保証 と 補助的条件に従 う こ と にな り ま す。 ザ イ リ ン ク ス の製品は、 フ ェ イ ルセーフ と し て、 ま たは、 フ ェ イ ルセーフ の動作を要求す る アプ リ ケーシ ョ ンに使用す る ために、 設計 さ れた り 意図 さ れた り し てい ません。 その よ う な重大な アプ リ ケーシ ョ ンにザ イ リ ン ク ス の製品を使用す る 場合の リ ス ク と 責任は、 貴殿ま たは 貴社が単独で負 う も のです。http://japan.xilinx.com/legal.htm#tos で見 ら れ る ザ イ リ ン ク ス の販売条件を参照 し て く だ さ い。 日付 バージ ョ ン 内容 2015 年 11 月 6 日 1.0 初版
