AND9218/D NCP1602

AND9218/D

NCP1602をして・

のPFCステージを するための5つのステップ

このでは、

NCP1602

でするモ

ード

(DCM)PFC

ステージを くするための

5

つ

の

ステップについて

します。

な

160 W

のユニバーサル・ラインアプリケーショ

ンをじて、このプロセスをします。

• ： 160 W

• ^rms

ライン!：

86

〜

265 V

•

"#$ ：

400 V

•

ラインが

400 mA の%&は'フォール

ドバック はじめに

TSOP−6

パッケージに,-された

NCP1602

は、

!./で PFC

ステージの0を$するように

されています。 な1に23できるように

4!"#を5$しており、コスト0%、8&9、

:さいスタンバイ'( 、)0が*な<で あるシステムにです。

•

バレーフォールドバック

(VSFF) ：

VCTRL

ピンのがプリセット・レベルをABっ

ている%&、このB+は,-モード

(CrM)

で 1します。

VCTRL

ピンのがプリセット・レベ ルCDになると、コントローラはモード に./し、インダクタ01フェーズのHにデッドタ イムを2Jするようになります。

VCTRL

ピンの がKDすると、2JされるデッドタイムのLが きくなります。その3%、スイッチング'は4

33 kHz

まで56に07します。

•

スキップ・モード：スキップ・モードはオプション です。

NCP1602−[B**]

および

NCP1602−[D**]

バージョ ンはスキップ・モード"#を89していますが､

NCP 1602−[A**]

および

NCP1602−[C**]

バージョンではス キップ・モード"#が;0になっています。K

<の 0を$するために、スキップ・

モードQきのコントローラ・バージョンがRされ ています。

VCTRL

ピンのが、スキップ・モード のスレッショルドよりKくなった%&は、パワ

ー

MOSFET

のドライブが;0になります。その3

%、コントローラの はKDし、 VCTRL

がA=して、>にスキップ・モードのスレッシ ョルドをABります。?U、

VCTRL

ピンのは、

スキップ・モードのスレッショルドをABって いるので、パワー

MOSFET

のドライブは@0になり

•

ます。

さい とい VCC ： NCP1602−[**A]

お

よび

[**B]

バージョンでは、A<の'( がBV

に:さいので、

VCC

コンデンサをWするために、

)いXYをZできます。 NCP1602−[**C]

および

[**D]

バージョンは、C[Dからが\Eされる

アプリケーションを]#しています。このF^のA レベルは

11.25 V であり、 IC

は

12 V

レール から \Eを_けることができます。どちらのバ ージョンも、`い

VCC

1!

(9.5

〜

30 V)

に23し ています。

•

ライン

/ のにする (

ダイナミック

エンハンサとソフト OVP) ：aGbの PFC

ステー ジではKHなループ3Iがcdで、または-

にeJなfがKじた%&は、きなオーバシ

ュートまたはアンダシュートがLKしていました。

このMNの

IC

は、LKするh#9がある、"#$ポ イントからのこのようなj.をkにlOします。

• %&： NCP1602

の"#により、

PFC

ステージは

BVにmPになります。そのnでも、 AC

ライン がBVにKい%&に1をoQさせるブラウンアウ ト

(BO) Rブロック

¹と、lOをqSにしてイン ダクタのきさが

150%

をABるイベントがLK したときにデューティTのKい1をrlする

2

レベ ルセンスにUVすることができます。このWX は、インダクタのYsやバイパス・ダイオードまた は=ダイオードのZ[がcdでLKするh#9が あります。

• と%の '： PFC

ステージ5のt\

のuで、vLなZ[、w]^、F_またはx りyいのz、な"`ストレスや{のトラブ ルの3%として、a|がLKするh#9がありま す。bに、c}ピン~がZ[したり、

1 dのピンが

}€されたり}^をAこすことがあります。

くの%&、‚にこのようなe+やZ[のWXがLK したとしても、Lf、Lg、きなhiをjQする ことがkめられます。

NCP1602

にはこの<にxり

lむのにƒmつ„…"#が89されており、†え

ば、

(GND

を‡む

) nしくないピン}や、=ダイ

オードまたはバイパス・ダイオードのZ[がLKし た%&でも23できます。アプリケーション・ノー ト

AND9079JP/D( op )

では、

NCP1612

がする

PFC

ステージが".9qrのWXです‰につい てstにしています

[1]

。

1また、ブラウンアウトブロックピンの(CS/ZCD) は、ラインのをする、およびラインが いでループ・ゲインをさくする(2ステップのフィー ドフォワード)でも !されます。

APPLICATION NOTE

www.onsemi.jp

PFC

ステージの

Figure 1. Evaluation Board Schematic with Power and Control Circuitry

RCS1 CIN

VIN AC Line EMI Filter CZ

RZ CP

RCS0 RCS2 RSENSE

L1 ILD1VBULK Rfb1 Rfb2

CBULKLoadVCTRLFB VCCGND DRVCS/ZCD

16 25 34

ステップ

1 ：なの

• ^f

line

：ラインの'。 50 Hz/60 Hz

のアプリ ケーションがターゲットです。uは、これらの アプリケーションではほとんどの%&は

47

〜

63 Hz

の!がv#されており、ホールドアップ<wな どをxする%&は、v#:LをŒとしてZ

するがあります。

• ^(V

line,rms

)

_min

：ラインの:レベル。これは

PFC

ステージが1するがある:

rms

- です。このようなレベルはV、ySの :Lを

10

〜

12%

DBるLであり、くのŽでは

100 V

になります。ここでは、

(V

_line,rms

)

_min

= 90 V

をZします。

• ^(V

line,rms

)

_max

：ラインのレベル。これは

rms

- です。これはV、ySの Lを

10%

ABるLです

(

くのŽで

240 V)

。ここ では、

(V

_line,rms

)

_max

= 264 V

をzします。

• )いライン (V

line,rms

)

HLとKいライン

(V

_line,rms

)

_LLのスレッショルドは、5\のライン

・フィードフォワードに{するv#です。1ラ

インは、

(V

line,rms

)

HLを‘’ABっている

か、

(V

line,rms

)

LLを‘’DBっていることがで

す｡これらのスレッショルドのLをf}すること はできません。

V

_HLおよび

V

_LLという5\qS は“#であり、

K

_CS

= ((R

_CS1

+ R

_CS2

) / (K

_CS1

))

という

K

_CSのLをf}することによって、これら のをf}することはできません。

K

_CSLは、

OVP2

レベルとラインのブラウンアウト・レ ベルもl”しているからです。

ǒ

V_line,rms

Ǔ

LL+K_CSV_LL

Ǹ2 +138@1.392

Ǹ2 +135.9 Vrms

♦ (eq. 1)

ǒ

V_line,rms

Ǔ

HL+K_CSV_HL

Ǹ2 +138@1.801

Ǹ2 +175.8 Vrms

♦ (eq. 2)

• ^(V

line,rms

)

_boH

：ブラウンアウトのラインA•ス

レッショルド

(

ブラウンアウト4!"#を89して いるバージョンのコントローラをZしている%

&に。ブラウンアウト4!"#を89してい ないバージョンのコントローラでは、CDのライ ンはされない

)

。

IC

はラインの

rms

が

(V

line,rms

)

boHをABるまで1をjQします。

NCP1602

には

10%

のヒステリシスがあります｡

したがって、b—なアクションがLKしない%&

は、ブラウンアウトWXをRし､

rms

ライン が

(V

_line,rms

)

_boLCD、つまり

((90%*V

_line,rms

)

_boH

)

CD になると、1をoQします。ブラウンアウト˜

~は、 CS/ZCD

ピンと

KCS

パラメータをじてR

されます。

K

CS

= ((R

CS1

+ R

CS2

) / (K

CS1

)) = 138

です。ブラウンアウトに{Œする5\の“#qS

Lは V

boH

= 819 mV

と

V

boH

= 737 mV

であり、

ラインのブラウンアウト・スレッショルドの

xに、€のようにZされています。

ǒ

V_line,rms

Ǔ

boH+K_CSV_boH Ǹ2 +80 V

♦ (eq. 3)

ǒ

^Vline,rms

Ǔ

boL+K_CSV_boL Ǹ2 +72 V

♦ (eq. 4)

"： ラインのブラウンアウト・スレッショルドをK_CS を !して'(することはできません。K_CSは､OVP2 のスレッショルドと*+ライン・フィードフォワー ド・スレッショルドも,-するからです。

• ^V

out,nom

：š 。これは PFC

の"

#$レベル

(

また、バルクとしても›#

)

で す。

V

out,nomは、

( √ 2 V (V

line,rms

)

HL

) = 373 V

をABっ ているがあります。ここでは、

400 V

がター ゲットLです

( xのuは 399 V

をZします

)

。

• ⁽ d V

_out

)

_pk−pk

) ：ピークツーピーク リップ

ル。このパラメータはくの%&、 のT

でv#されています。V1<にダイナミッ

ク3Iエンハンサ

(DRE)

がトリガされないように するために、

8% のLをzするがありま

•

す。

^P

out

： 。これは PFC

のによって'(さ れる です。

• ^P

out,max

： 。これは レベ

ルであり､このアプリケーションでは

160 W

です｡

• ^(P

in,avg

)

_max

：- 。これは、V1<

にラインから¢£できる です。この レベルは、、Kいラインの%&に‚

¤されます。これらのƒ<Dで

95%

の0を]#

して、€のLをZします。

(P

in,avg

)

max

= 160/95% ≈ 170 W

• ^I

line,max

: 、Kいラインの%&に‚¤

されるライン。

• ^V

ctrl,th,*

： CTRL

ピンのスレッショルドであ

り、このLをDBると

IC

は'

(VSFF)

をKDさ せます。

CTRL

ピンの

V

_ctrlが

V

_ctrl,th,*をDBっ ている%&、

PFC

ステージは„にKい' で1します。…に、

V

_ctrlが

V

_ctrl,th,*をABってい る%&は、

PFC

ステージは

CrM

で1します

(

'

フォールドバックなし )

。

ステップ

2 ：の

*のƒ<Dでは、 NCP1602

は,-モード

(Critical conduction Mode

、

CrM)

で1します。した がって、インダクタ、バルク・コンデンサ、

シリコン・デバイスのパラメータzは、{のあら ゆる

CrM PFC

の%&と~じ†‡でˆします。この セクションでは、このプロセスに{するstは しませんが、‰をいくつかのŠ¥に‹べます。

インダクタの

IC

のオンタイムは5\でlOされます。

L

によっ て、b#のオンタイムnのA=がŒまるので､

PFC

ステージが\Eできる はインダクタに3じ てなります。より¦/には。€の§によって

PFC

ステージの \E# がŽされます。

ǒ

^Pin,avg

Ǔ

HL+V_line,rms²

2L @Ton,max (eq. 5)

インダクタが:さいほど、

PFC

ステージの \

E# がきくなります。したがって、:Oのラ

インレベルで を\Eできるように、

L

を‘’:さくするがあります。

Lv

ǒ

V_line,rms

Ǔ

²

LL

2@

ǒ

^Pin,avg

Ǔ

max

@Ton,max (eq. 6)

aGb

CrM

アプリケーションと~に、€§で{

の*なパラメータが¨られます。

• ピーク：

ǒ

^IL,pk

Ǔ

max+2@Ǹ @2

ǒ

^Pin,avg

Ǔ

max

ǒ

V_line,rms

Ǔ

LL

(eq. 7)

• rms ：

ǒ

I_L,rms

Ǔ

max+

ǒ

^IL,pk

Ǔ

max

Ǹ6 (eq. 8)

このアプリケーションでは、€にインダクタがC Dの<をたすがあります。

"： T_ON,max,LL= 12.5msは、EVBで !されるNCP1602−AEA バージョン(201がE)に23します。

Lv 90²

2@170@12.5m+295mH

(eq. 9)

ǒ

^IL,pk

Ǔ

max+2@Ǹ @2 170 90 ^5.3 A

ǒ

I_L,rms

Ǔ

max+5.3 Ǹ6^2.2 A

(T

_on,max

= 12.5 m s)

は

NCP1602−AEA

バージョンに23 するLであり、

Eq. 9

でZされています。ただし、

Eq. 9

でZされている

T

on,maxに{するワースト・ケ ースは、

NCP1602−*G* ､ NCP1602−*H* ､ NCP1602−*I*

のF^バージョンに{するものであり、ライン がKい%&の

T

on,maxは

8.33 m s

にしくなります。

T

on,maxが:さいこれらのバージョンをZする%&

は、インダクタのLは€のƒ<をたすがあり ます。

Lv 90²

2@170@8.5m+202mH (eq. 10)

また、©なマージンを‘4するVで、

Eq. 9

で

¨られた3%より«なくとも

25%

:さいインダクタ Lをzすることを¬­します。

200 m H/6 Apk

のインダクタ

(

®

’F^ ： WÜRTH ELEKTRONIK

の

750370081)

をzします。このF^

には、ゼロRのVで

10:1

のC[°6が“

されています。

CrM

1<のスイッチング'が€のようにイ ンダクタLによってなることを‘”できます。

f_SW+V_line(t)²@

ǒ

V_out*V_line(t)

Ǔ

4@P_in,avg@V_out@L @8.5m+202mH (eq. 11)

†えば、ラインがKい%&の

( n±

のA•

) <のスイッチング'は€のとおりです。

f_SW+

ǒ

Ǹ @² 90

Ǔ

²@

ǒ

³⁹⁰*Ǹ @2 90

Ǔ

4@170@390@200@10^*6 ^80 kHz (eq. 12) シリコン・デバイス

t

–

に 、ダイオ ー ド ・ ブ リ ッ ジとパ ワ ー

MOSFET

に²のヒートシンクをxりQけます。

t–なV"として、ヒートシンクはおよそCD のLを—³するがあると¬#できます。

•

ライン!が`いアプリケーションでは

の 4% ( :0としてt–に 95%

がVy

)

。

•

¥tラインアプリケーションでは の

2%

。

この†はライン!が`いアプリケーション で あ り 、

4 6.4 W

を

—

³す る

が あ り ま す 。

COLUMBIA−STAVER

のKプロフィール・ヒートシ

ンク

(

®’F^：

TP207ST/120/12.5/NA/SP/03)

をz

しましたが、このF^の˜XYを™#したところ、

6 ° C/W

´Hの!にありました。

このL˜にµ¶するa·Dとして、CDのものを

¸‰できます。

•

ダイオード・ブリッジのa·は、€§で¬#

できます。

P_bridge+2@V_f@ 2Ǹ2

p @P_out h

V_line,rms [1.8@V_f V_line,rms@P_out

h (eq. 13)

ここで、

V

_fは#šにおけるブリッジ・ダイオ ードの›†¹です。

• ^MOSFET

のa·は､€§によってŽされます。

(P_on)_max+4

3@R_DS(on)@

ǒ

h@^P

ǒ

V^out,max_line,rms

Ǔ

LL

Ǔ

^2@

(eq. 14)

@

ǒ

^{1*8 2Ǹ @3p@}

^ǒ

^{VVline,rmsout,nom}

^Ǔ

^LL

Ǔ

このアプリケーションでは､CDのLになります。

• ^P

BRIDGE

= 3.4 W

ですが、

V

fが

1 V

と‚#しています。

• ^(p

on

)

max

= 3.4 ⋅ R

DS(on)

｡このアプリケーションで

は、ºなa·をœけるために、

R

_DS(on)の:

さい

MOSFET (0.25 W @25 ° C)

をzしています。

R

DS(on)が)<に

2

»になると‚#すると、

a·ピークは4 1.7 W

です。

したがって、

MOSFET

とダイオード・ブリッジの .a·はで4

5.1 W

に‚するh#9がありま す。スイッチング

a·はŠ

¥にはxできません。

ここでは¬#を/いません。¼わりに、t–なV

"としてa·バジェット、つまりこのa·のきさ

が、

MOSFET

の

a·にしいと

‚#します。

žのrなqrでは、この‚#が:¬#では

ないことを‘”できました。

=

ダイオードは

a· (I

OUT

V V

f

)

のLKD です。ここで

I

_OUTは、

V

_fはダイオードの›

†¹。 は 0.4 A

QŸであり、ダイオ ードのa·は

0.4 W

´Hの!です

(V

_f

= 1 V

を

‚#

)

。

P

_DIODE

= 0.4 W

)バルク・コンデンサ

バルク・コンデンサを# するときは、t–に

€の 3

つのなƒ<

/

l4があります。

•

ピークツーピークのK'リップル：

ǒdV_outǓ_pk*pk+ P_out,max

C_bulk@w@V_out,nom (eq. 15)

ここで、

( w = 2 p V fline)

はラインの¡'です。

#VW½でダイナミック3Iエンハンサ

(DRE)

シ

ステムがトリガされないようにするために、この リップルは の±

4%(

ピークツーピークで

8%) に¢¾するがあります。ライン

'の:L

(47 Hz)

を’¿に-れると、€§を

くことができます。

C_bulkw 160

8%@2p@47@399²^42mF (eq. 16)

•

ホールドアップ<wのÀ：

C_bulkw2@P_out,max@t_HOLD*UP V_out,nom²*V_out,min²

(eq. 17)

したがって、

10 ms

のホールドアップ<wを‚#す ると、€の3%になります。

C_bulkw2@160@10 m

399²*350² ^87mF (eq. 18)

•

コンデンサの

rms ：

rms は、のb9によってなります。

XY9を‚#すると、のきさについて

€のŸÁ§をくことができます

²。

ǒIc,rmsǓ_max^ ^{(eq. 19)}

^

ȧ ȡ Ȣ

32 2Ǹ 9p

Ǹ

^@

^ǒ

^Pin,avg

^Ǔ

^max

ǒ

V_line,rms

Ǔ

LL@V_out,nom

Ǹ ȧ ȣ

Ȥ

2

*

ǒ

^PV^out,max_out,nom

Ǔ

²

Ǹ

このアプリケーションでは、CDのLになりま す。

(eq. 20) I_c,rms^

ǒ Ǹ

^{32 29}p^{Ǹ @ 170}

90@399

Ǹ

Ǔ

^2*

^ǒ

¹⁶⁰³⁹⁹

^Ǔ

²

Ǹ

^{^}

^1.06 A

2ベンチのテストでバルク・コンデンサの78を9:すること も;<です。

ステップ

3 ：バルク,のと./ループ

Figure 1

にすように、フィードバックB+はCD

ので¤されています。

• ^FB

ピンにフィードバック8Ãを\Eするためにバ ルクを’ÄするXY’ÄÅ。’ÄÅのA•X Yはt–に、".9を’¿して

3

Æか

4

ÆのXY Åで¤されます

(Figure 7

の

R

₈

､ R

₉

､ R

₁₀を®£

)

。 このような¤¤にしないと、このuのvLな

Z[がLKした%&、コントローラのKピン

に)い がÇJされ、コントローラが¥È されるおそれがあります。

•

スイッチング・ノイズがcdでフィードバック8 Ãが¦まないよう、Xは

FB

ピンとグランドのw にフィルタ・コンデンサを§¨します。Vは

1 nF

のコンデンサを

1

Ɠします。t–に、

フィードバックXYとのlみ&わせで¤される

©は、ライン'にTべてBVに)い'で

も~じLにとどまるがあります。uに、

C_fbv 1

150@

ǒ

^Rfb1

Ŧ

R_fb2

Ǔ

@f_line

をZすると､t–に^Éな3%が¨られます｡

•

タイプ

−2 CÊB+： 2

Æのコンデンサと

1

ÆのXY で¤されるこのB+は、クロスオーバ'と ループb9をŒ#します。

#VW½では、フィードバックは

2.5 V

の"#$q

Sの!にあり、フィードバックのD•XY (Figure 1

の

R

_fb2または

Figure 8

の

R

₁₁

)

をZして、CD のようにフィードバックXYのバイアスを#

します。

I_FB+V_REF R_fb2 + 2.5

R_fb2 (eq. 21)

a·とªiË«ÌでトレードオフをÍって、この

XYをzします。

56 k W (I

_FB

≈ 50 m A)

までの

!のXYで、t–に^Éな3%が¨られます。

ボードの

PCB

レイアウトA、“h#な%&は、

よりきいLをR¬できます。フィードバック・ピ ンをグランドに}するため、およびこのピンがv

LにeB+になった%&はドライバを;0にする

ため、

250 nA

のシンク

(−40

〜

125 ° C

のÌ!で

500 nA)

をすB+が“されていることにUR

してください。

I

_FBを

50 m A

CDに#する%&は、

"#$レベルが

250 nA

のシンクによってきな Ï­を_けるh#9があります。

D•XYをzした®¯で、A•XYを€のよう にzします。

R_fb1+R_fb2@

ǒ

^VV^out,nom_REF *1

Ǔ

^{(eq. 22)}

このアプリケーションでは、

R

_{fb 2}

(I

_FB

≈ 92 m A)

とし

27 k WのXYを 1

Æzします。

R

_{fb 1}として、

2

Æの

1,800 k WXYをzし、 680 k WのXYに5¸に§¨

します。これらのySなXYLをZすると、

n‘には (R

_{fb 1}

= 4.28 M W )

というLになり、かれる

š"#$レベルは

399 V

で、_け-れh#なLで す。

ループの0

フィードフォワードをしていない%&は､

PFC

=コンバータのループ・ゲインはラインÐk

の

2

ÑにT†します。したがって、ユニバーサル・

ラインのƒ<€°で、このゲインはきくf します。ラインLをÒ±する5\をx¨す るVで､

CS/ZCD

ピンのは

NCP1602

によってÓ

²されます。 NCP1602

はこのÔÕをZして

2

レベル のフィードフォワード"#を/します。つまり､

V

line,rmsが

(V

in,rms

)

HLをABり、ラインが)いこ とがRされた%&は、ラインがKい

(V

_line,rms が

25 ms

にわたって

(V

_in,rms

)

_HL

である%&に#

される

− Figure 2

と

Figure 4

を®£

)

%&にTべて、

PWM

ゲインが

3

で³xされます

(

uは

t

_ON,maxLを

3

で³x

)

。

PWM

ゲインがf}されるだけではありま せん。

Figure 2. 2-Step Feed-Forward Limits the Loop Gain Variation with Respect to Line (V_in,rms)_BOH

e.g.: 80 V

(V_in,rms)_LL e.g.: 136 V

(V_in,rms)_HL e.g.: 176 V

V_line,rms (V) Loop

Gain (−)

[1]

と

[2]

でされる:8Ãに{する†‡をZし て、

PFC

ステージで

2

つの:8Ãւ{

(1

つは)ラ イン、もう

1

つはKラインに23

)

をくこ とができます。

•

ラインがKい%&のւ{：

V_out(s)

V_control(s)+ V_in,rms²@R_load

640000@L@V_out,nom@ 1 1)s@R_load@C_bulk

2

(eq. 23)

•

ラインが)い%&のւ{：

V_out(s)

V_control(s)+ V_in,rms²@R_load

1920000@L@V_out,nom@ 1 1)s@R_load@C_bulk

2

(eq. 24)

ここで、

C

_bulk はバルク・コンデンサ

R

_load は×XY

L

は

PFC

コイル・インダクタンス

V

o u t , n o mは

P F C

のš



" # $ レ ベ ル Œ

640,000

は

t

_ON,max

= 12.5 m s

に23し、Œ

1,920,000

は

t

_ON,max

= 12.5 m s/3 ([*D*]

、

[*E*]

、

[*F*]

のF

^バージョンが´Ø)に23します

(EVB

には、デ フォルトのバージョン

[*F*]

が“µみ

)

。

t

_ON,max, がなる{のF^バージョンでは、

8 V/t

_ON,max、

†えば

640,000 = 8 V/12.5 m s

という§をZして、

¶しいŒをxしてください。

PFC

ステージはKHにするがあります。より uには､

PF ( ) Tが)い%&は"#$ÙÚk

を:さくし、

20 Hz

CDの!にするがありま す。したがって、fがÛ·な%&は、ºな オーバシュートおよびアンダシュートがKじます。

これらの¸¹に2する2ºは、)»Ìの4!

"#とともに、 NCP1602

のダイナミック エンハ ンサに0%にlみ¼まれています。

それでもなお、

Figure 3

にすようにタイプ

−2 CÊ

B+

(R

1、

C

1、

C

2

)

をZすることを¬­します。

Figure 3. Regulation Trans-Conductance Error Amplifier, Feed-Back and Compensation Network

− + V_OUT

V_CONTROL I_CONTROL

R_fb1

R_fb2

FB OTA

To PWM Comparator

V_REF + R₁

C₁

C₂

タイプ

−2 CÊB+で?されるւ"#をl”す

るための は、€のとおりです。

V_control(s)

V_out(s) + R₁C₁ R₀

ǒ

C₁)C₂

Ǔ

^@

1) 1 sR₁C₁

ǒ

^1)sR1@C^C₁)^1CC²₂

Ǔ

^{(eq. 25)}

ここで、

(R

₀

= V

_out,nom

/ (V

_ref

V G

_EA

))

、

G

_EAは

200 m S

と いう½Üアンプのトランスコンダクタンス・ゲイ ン、

V

_out,nomはšバルク、

V

_REFは

OTA

の

2.5 V

qSです。

[2]

と

[3]

でしたCʆ‡をすると、パラメ ータ#に{するCDの§が¨られます。

G₀+

ǒ

V_line,rms

Ǔ

LL

2@R_load,min

640000@L@V_out,nom (eq. 26)

C₂+

G₀@tan

ǒ

^p₂*fm

Ǔ

2@p²@f_c²@R_load,min@C_bulk@R₀

C₁+ G₀

2@p@f_c@R₀*C₂

R₁+R_load,min@C_bulk 2@C₁

ここで、

(V

_line,rms

)

_LLは、ラインが:レベル

(

ÝBのケー

スでは

90 V)

のときのラインの

rms

G

0は、ラインが:レベル

((V

line,rms

)

LL

)

のとき のスタティック・ゲイン

F

mはÞ¾マージン

(

ラジアン¥Þ

) fc

はターゲットのクロスオーバ'

R

load,minは<のにしいXY

R_load,min+V_out,nom² P_out,max +399²

160 ^995

クロスオーバ'はできるだけKいLをzし ますが、<の

PFC =ステージの©CAの

Lにするがあります。

f_p+ 1

p@R_load,min@C_bulk^2.4 Hz

t–にÞ¾マージンは

45

Ì〜

70

Ìのwに#しま す。

このアプリケーションで、

15 Hz

のクロスオーバ'

と 60

Ì

( p /3

ラジアン

)

のÞ¾マージンをターゲッ トにする%&は、€のようになります。

G₀+ 90²@950

640000@200@10^*6@390^154 (eq. 27)

C₂+

154@tan

ǒ

^p₂^*p₃

Ǔ

2@p²@14²@950@136@10^*6@780@10³^

C₁+ 154

2@p@15@780@10³*C₂^

R₁+950@136@10^*6

2@2.2@10^*6 ^29 kWåLet’s Choose 22 kW.

^200 nFå Let’s Choose 220 nF.

^1.9mFå Let’s Choose 2.2mF.

ソフト !&と !&

(SOVP

と

FOVP) ：

これらの"#は、

FB

ピンのを¿Àすることに よって が©な!5にあることを‰Rし ます。

•

バルクがVに)いレベル

(V

out,fovp

= 107% ⋅ V

out,nom

)

に‚すると、)H 4!"#

(FOVP)

がトリップし、

DRV

ピン

(t

_ON

= 0)

が;0になることから、)Hというß´がQいて います。

フィードバックB+が©にされ、nしく}

されている%&は、バルクがソフト OVP "#

で#されたレベル

(V

_out,sovp

= 105% ⋅ V

_out,nom

)

をAB ることはありません。ソフト

OVP

のスレッショルド に‚した%&、†えば;でのA<は、ドライ ブ・ピンを;0にする

(t

_ON

= 0)

¼わりに、オンタイ ムがá々にK0されることから、ソフトというß´

がQいています。

FOVP

のスレッショルドは、ソフ ト

OVP

コンパレータより

2% )く#されています。

* !&

(UVP) ：

A<に、 V

FBが

V

UVPH

(V

UVPH

= 625 mV)

という ß´の5\スレッショルドより)くなると、

DRV

ピンは@0になります。

AH、 V

FBが

V

UVPL

(V

UVPL

= 300 mV)

というß´

の5\スレッショルドよりKDすると、

DRV

ピ ンは;0になります。

2 "#の !& (OVP2) ：

2 ÁVの4! (OVP2)

はâÂ9および".9 の²Ãで2Jされています。

OVP2

は

CS/ZCD

ピンの

をZします。=ダイオードのã•のwでの ÄDを;Àすると、01<wのうちに CS/ZCD は K

_CS

V

_outにほぼしくなります。

CS/ZCD

が、

V

_OVP2Hというß´の5\

OVP2

スレッショルド

をABると、パワー

MOSFET

ドライブは

800 m s

にわ たって;0になります。01<wのうちに、Rさ

れた

CS/ZCD が、 OVP2

の4!をVとする5\

のD•qSである

V

_OVP2HをDBると、

800 m s

の

ÅwがÆしたHにドライブは@0になります。

IC

による

CS/ZCD のÓ²がnVに"#するよ

う､パラメータ

K

_CSのLが

138

になることを¬­しま す｡

K_CS+R_CS1)R_CS2

R_CS2 (eq. 28)

KCS = 138

をターゲットにすると、CDのLが‘mさ

れます。

R

_CS1

= 5.1 M W + 240 k W + 240 k W R

CS2

= 39 k W

>に、€のLが¨られます。

K

CS

= 143.1

[(R

CS2

⎪⎪ R

CS1

) + R

CS0

]

、という§についてÇäする

があります。

C

CSは

500 ns

の<#にŸいLにす るがあります。

C

_CSは

CS/ZCD

ピンと

GND

ピンwの&ÈåÉで す。æ\コンデンサを2Jしない%&、このピンの

¬#µKåÉは

10 pF

です。

ƪ ǒ

R_CS2øR_CS1

Ǔ

)R_CS0

ƫ

@C_CS+487 ns (eq. 29)

CS/ZCD

ピンと

GND

ピンのwにセラミック・コン

デンサを2Jする%&は、AÊの§で

10 pF

のµK åÉにコンデンサのÈåÉLをJえるがあり ます。この<#Lをたす²Ãは、

CS/ZCD

ピンに}

されている5\B+が、

R

_CS2

+ R

_CS0と

CS/ZCD

から

GND

への&ÈåÉ

(CCS)

によって¤される©

をçち'すためです。

K

_CS

= 143.1

、また

OVP2

の5\スレッショルド・レ ベル

V

OVP2H

= 3.175 V

、

V

OVP2L

= 3.093 V

と‚#する と、

V

out

(V

bulkともèぶ

)

に23する

OVP2

の

2

つのスレ ッショルドをxできます。

V_out,OVP2H+K_CS@V_OVP2H+143.1@3.175+454.3 V (eq. 30) V_out,OVP2L+K_CS@V_OVP2L+143.1@3.093+442.6 V (eq. 31)

½ったLの FB

XYを}したり

FB

XYËéがLK した%&など、

OVP ËéがLKした%&でも1す

るように、これらのスレッショルドは)H

OVP

のス レッショルドより‘’きいLに#しなければな りません。きい

)H OVP

スレッショルドは、

V

out,nomの

108%

および

V

out,nom

= 400 V

に23してお り、これらをxすると

1.08 × 400 = 432 V

となり、

OVP2

のD•スレッショルド

442.6 V

より:さいLに なります。

R

_CS1と

R

_CS2のLは、ê"<にÌの を'(し ないように、きいLをzするがあります。

ê"<にはスイッチングがLKせず、

R

_CS2に5¸

}した

R

_CS1ã•で̙されるは、€のLに

しくなります。

V_mains,rms@Ǹ2

ê"<に'(される

P

_CS,STB

Y

は、€§で¶え られます。

P_CS,STBY+

ǒ

^Vmains,rms@Ǹ2

Ǔ

²

R_CS1)R_CS2 (eq. 32)

ここで、

R

_CS1

= 5.1 M W + 240 k W + 240 k W R

CS2

= 39 k W

CDのLが¨られます。

For V

mains,rms

= 86 V this will give P

CS,STDBY

= 2.6 mW For V

_mains,rms

= 110 V this will give P

_CS,STDBY

= 4.3 mW For V

_mains,rms

= 230 V this will give

P

_CS,STDBY

= 18.8 mW For V

mains,rms

= 265 V this will give

P

CS,STDBY

= 25.0 mW

CSZCD $%ブリッジ-$%0の&'(と PCB

レイア ウトのガイドライン：

R

CSXYブリッジの&XYが

M W!に‚する%

&は、µKåÉがÍm

F

という:さいLでも、µK åÉに2してBVにÎëにÒ3します。µKåÉ は、

R

_CSXYノードと

(GND

またはパワー

MOSFET

ド レイン

)

のwにìUするh#9があります。これらの µKåÉによるÏ­で、„なËé½R˜~に つながるおそれがあります。

OCP

、

OVS

、または

OVP2

がトリガされ、コントローラが1できず、

V

outをnしく"#$できなくなります。

µKåÉによるÏ­をBœするŠ¥な

†‡は、

’ÄT

KCS

を4

138

にíえながらXYLを:さくする ことです。

CS/ZCD

ブリッジXYLを:さくする

(R

_CS1

+ R

_CS2を:さくする

)

と、ê"<'( がî Jすることになります。

R

_CS1

+ R

_CS2のLが

1 M Wを‘’DBっている%&

は、

3

Æの

200 V SMD1206

XYを5¸に§¨できます が、

R

_CS1

+ R

_CS2が

1 M WをABっている%&は、

3

Æの

SMD 200 V

XYを5¸に}すると、Ëéトリ ップの½LK

(

†えば、

OVP2

の½トリガ

)

をïきAこ すことがわかっています。このケースでは、XYL がきい

(

†：

EVB

の%&は

5.1 M W )1

Æの

500 V SMD

XYをドレイン•に、XYLが:さい

(

†：

240 k W )

2

Æの

200 V SMD

XYを5¸に}して、AÊのx

§でZしたLにŸい&¤Lを?します。これは

t

_ONサイクル

Æ

´の—がðÏとなる、XYと

GND wのÈåÉをBœするためです。ÆrA、

ドレイン電を均衡させるために、

3

の等の 抵抗を用するという常識的な手法に従うことは¬

­されない、という3Ðが¨られます。

ベンチ実験では、寄生容量の観点から、

R

_CS1、

R

_CS2、

R

_CS0抵抗に対するスルーホール抵抗に関し て、

SMD1206

および

0805

が)れていることが実証さ れました。

R

CS0は

CS/ZCD

ピンのできるだけ近くに、また

R

CS1と

R

CS2は

R

CS0のできるだけ近くに配置しなけれ ばなりません。

R

_CSi抵抗を接続する

PCB

トレースはできるだけ短 く、トレース幅もできるだけ狭くする

(

寄生容量を最 小にする

)

必要があります。

CSZCD

ブリッジを形成する大きなの抵抗と、

DRV

、

V

_in、

V

_drainの銅トレース間に

1 cm

の安=距離 を確>し、結?を防止することが賢明です。

R

CS1と

R

CS2の0をさくしながら、

R

CSXYと

C

CS

&ÈåÉで¤される

500 ns

の<#に&さ せるために、

R

CS0をきくするがあることにU Rしてください。

ステップ

4 ：1,の −

ブラウンアウト

=コンバータでは、#VW½でインダクタのñ

òがゼロであること、およびñòドレイン が

V

_in

( Ñされた V

_line

)

にしいことを’¿

します。

Figure 4

の

V

_CSint

は

､ ｡

オ ン タイム

Å w

nは

R

_sense

V I

_indに、オフタイムÅwnは

V

_drain

/K

_CSにし くなります。

DRV スイッチのおかげで、 R

_sns

/C

_snsローパス

・フィルタの- は

v

drain

(t)/K

CSの0%をもたらし、

~じフィル タ

v ( t )

の は

v

i n

( t ) / K

C Sま た は

abs(v

line

(t)/K

CS

)

の;)をもたらします。

V_SNS(t)+Abs

ǒ

^VK^line_CS^(t)

Ǔ

^{(eq. 33)}

Figure 4. Brown-Out and Line Range Detection Block DRAIN

SOURCE

CS/ZCD Pin

Re-Shaping Filter

VSNS

ZCD R_CS1

R_CS2

R_CS0

C_CS

R_SNS R_SNS

C_SNS C_SNS

R_F

C_F DRV_BAR

DRV V_CSint

[C**]

および

[D**]

というF^コードではブラウン アウト"#をZできます。A•およびD•の

2

つ のブラウンアウト・レベルがあります。

デフォルトおよびA´はブラウンアウトが@0 になっています。

CS/ZCD

ピンをóしてRされた

V

SNS

(V

SNSはローパス・フィルタされスケール・ダ ウンされた

V

_line

)

が、5\qS

V

_BOH

= 819 mV

を ABると、ブラウンアウトがリセットされ､コント ローラがスイッチングをeôできるようになりま す。ブラウンアウトがリセットされたH、スイッチ ング1がeôされ、

V

_lineはïきき

CS/ZCD

ピンを óしてRされます。

V

_SNSが

50 ms

にわたってブラウ ンアウトの5\qS

V

_BOL

= 737 mV

CDになる と、ブラウンアウトが@0になります。ブラウンア ウトが‘”されたH、ドライブ・パルスは5ちに;

0になるわけではなく、

30 m A

のDが

VCTRL

ピンにÇJされ、

V

_ctrlはá々にKDします。その3

%、 IC

がパルス1をoQするのは、È

OVP "#

がアクティブになった

(

つまり、

V

_ctrlがスキップR スレッショルドに‚した

)

ときのみです。この<‰で

IC

はパルス1をoQします。この†§により、

トリップ½LKのリスクがlOされます。CDの§

は、ブラウンアウトの5\qSを、ラインの

rms スレッショルドにfõする†‡をしてい

ます。

ǒ

V_line,rms

Ǔ

BOH+K_CS@V_BOH

Ǹ2 +143.1@0.819

Ǹ2 +83 V (eq. 34)

ǒ

V_line,rms

Ǔ

BOL+K_CS@V_BOL

Ǹ2 +143.1@0.734

Ǹ2 +74 V (eq. 35)

ここで、

V

_BOHは

819 mV

のブラウンアウトA•5\スレッシ ョルドです。

V

BOLは

734 mV

のブラウンアウトD•5\スレッショ ルドです。

いライン,と8いライン,の)

LLINE

という5\デジタル・フラグをZして、

ラインがKい

(LLINE = 1)

か)いか

(LLINE = 0)

を

Rします。 2

レベルのライン・フィードフォワー ドを”Òし、:8Ãのオープンループ・カットオフ 'の„ÓをK0するために、このフラグをZ してオンタイムをf}します。)いラインから Kいライン、またはその…にÔ.するときは、

VCTRL

でもeJなf$がKじます。ブラウンアウト

RB+と~、5\ V

_SNSは)いラインW½と KいラインW½のwでヒステリシスを# する

2

つのレベルとTÕされます。

V

SNSが

V

HL

= 1.801 V

を ABると、コントローラは)いラインW½に.

/し、 V

_SNSが

V

_LL

= 1.392 V

CDになると、Kいライ ンW½にトグルされます。)いラインから Kいライン、またはその…にÔ.するスレッシ ョルドを、ライン

rms でŽ?する†‡は、CD

の§で¶えられます。

Kいラインから)いラインにÔ.する%

&のスレッショルド：

ǒ

V_line,rms

Ǔ

HL+K_CS@V_HL

Ǹ2 +143.1@1.801

Ǹ2 +182 V (eq. 36)

)いラインからKいラインにÔ.する%

&のスレッショルド：

ǒ

V_line,rms

Ǔ

LL+K_CS@V_LL

Ǹ2 +143.1@1.392

Ǹ2 +141 V (eq. 37)

X2

コンデンサの* ：

R

X1と

R

X2は､".9を’¿してされています｡

t–に、

(R

X1

+ R

X2

= 2R

X

)

の5¸&¤Lを、

X2

の

EMI

コンデンサとlみ&わせたときの<#が

3s に

なるように

( Vは、vš

は

1 s

の

<#をÖす )

、

これらのXYのLをzするがあります。t–

に、

(R

_X1

+ R

_X2

= 2R

_X

)

の5¸&¤Lを、

X2

の

EMI

コン デンサとlみ&わせたときの<#が

3s になる

ように

( Vは、všは 1s

の<#をÖす

)

、これら のXYのLをzするがあります。この†で は、

2

Æの

1 M WXY (R

_X1

= R

_X2

= R

_X

= 1 M W )

を“

し、zした

X2

コンデンサとのlみ&わせで

1.8 s

の

—<#

をき､©なマージンを

‘4

してい ます｡

ステップ

5 ：センス:

センスB+は、センスXY R

senseで¤さ れています。

=> R_senseの

このB+は、センスXYã•のが

0.5 V

を

×える%&はWXをRします。したがっ

て、€のようになります。

Rsense+ 0.5

ǒ

^IL,pk

Ǔ

max

(eq. 38)

この§を

Eq. 8

とlみ&わせると、€のようになり ます。

Rsense+

ǒ

V_line,rms

Ǔ

LL

4 2Ǹ @

ǒ

^Pin,avg

Ǔ

max

(eq. 39)

このなケースでは、€のようになります。

Rsense+ 90

4 2Ǹ @170^0.094W (eq. 40)

あるØÌのマージンを‘4するために、

80 m Wの

XYをzします。

R

senseのa·は、

MOSFET

のa·をkめる§を

Zし、

R

_senseを

R

_DS(on)に¨きõえてxできます。

ǒ

^P_Rcs

Ǔ

max+4

3@R_sense@

ǒ ^ǒ ǒ

^PVin,avg_line,rms

^Ǔ

^max

Ǔ

LL

Ǔ

^2@

(eq. 41)

@

ǒ

^{1*8 2Ǹ @3p@}

^ǒ

^{VVline,rmsout,nom}

^Ǔ

^LL

Ǔ

したがって、AÊの

80 m WのセンスXYは、

.、KいラインのWXで4

278 mW

を'(し ます。

=> ゼロ:

Figure 5

に

ZCD

B+をします。qdな’え†

は、

V

_in

と÷Üする V

_drain

から ZCD

のÔÕを

¨ることです。

V

drainおよび

V

in

はコントローラ

のæ\にìUしており、

Figure 5

のB+Íではこれら のを5\にxり¼みますが、

K

CSでÙ:されて います。

K_CS+R_CS1)R_CS2

R_CS2 (eq. 42)

=コンバータでは、=インダクタのt†のピ

ンで̙されるñòドレインは、=インダク タのもうt†のピンで̙される

V

in

にしくな

ります。これはインダクタの5¸XYを;Àする と、インダクタã•でのñòÄDが

0 V

であるた めです。

Ù

:されたドレイン

は、 R

CS1、

R

CS2ブリッ ジ、およびøÑÂフィルタによってコントローラ5

\にxり¼まれ、5\ノード V

CSintは€のように なります。

V_CSint(t)+ 1

K_CS@V_drain(t) (eq. 43)

ローパス・フィルタのおかげで、

ZCD

コンパレー タの

2

- は、

V

_in

(t)

と

V

_drain

(t)

をTÕする1にÁて います。

V^*(t)+ 1 K_CS@V_in(t)

(eq. 44) V⁾(t)+ 1

K_CS@V_drain(t)

V

_in

(t)

と

V

_drain

(t)

をTÕして¨られる

ZCD

デジタル8 Ãは、パワー

MOSFET

のターンオンの~ÅにZで きます。パワー

MOSFET

のターンオン˜~は

ZCD

8 ÃのmちDがりエッジに~Åします。

K

_CSLについて’¿する

があるùt

の˜Ú は、

ZCD

コンパレータがnしく1するよう、

138

にできるだけŸいLにすることです。

Figure 5. NCP1602 Zero Crossing Detection with Typical Component Values CS/ZCD

Re-Shaping Filter R_CS1a

DRV Low Pass

Filter

ZCD

DRV CS_int C_CS

R_CS1b

R_CS1c

R_CS0

R_CS2

R_sense V_source

V_drain

10 kW 39 kW

240 kW 240 kW 5.1 MW/ 500 V

80 mW

NCP1602

は

CS/ZCD

ピンにリーディング・エッジ・

ブランキングをÛ&しており、そのためフィルタ・

コンデンサがになります。

CS/ZCD

8Ãが¦ん で

ZCD

が½ってRされたりRされないことにな

るため、

CS/ZCD

B+5に{のいかなるコンデンサ

もÜåされません。オシロスコープ・プローブで

CS/ZCD

8Ãを™するときは

URが

です。

オシロスコープ・プローブによりt–に、パッケ ージのµKåÉ

C

_CSとú¸にV

10 pF

のÈåÉが

2Jされるためです。この2JÈåÉのために、

CS/ZCD

8Ãが

¦んで ZCD R

9

#が

KDします

( 01R"#を·い、 200 m s

のウォッチドッグ・タ イマをeôし、バレー・ターンオン"#も·うおそ れがある

)

。

CSZCD:での>,V_auxの

Figure 6

にしたB+ÍをZして、

CS/ZCD

ピン のをK¤するがあります。

C[°6コンデンサ C

aux、XY

R

aux、および ダイオード

D

_aux1のおかげで、

D

_aux1ダイオードのカ ソードで、パワー

MOSFET

のドレインに、トラ ンスのC[

(N

_aux

)

とt€•

(N

_prim

)

の°6TをÑxした LにしいをK¤h#です。すでにしたパ ラメータ

KCS

は､ÝÌは€のように# されます。

K_CS+N_prim

N_aux@R_CS1)R_CS2

R_CS2 (eq. 45)

K

_CS

= 138

をVにターゲットLにするがあります｡

この¶しい

K

CSに{する§により、

1/10

の

R

CS1Lを Zできます。その3%、ÝBの

EVB

でZするト ランスには

N

prim

/N

aux

= 10

という°6Tをûしてい ます。このアプローチにより、よりKいをZ し、またよりKい

R

CS1Lをûすると、µKåÉに 2するëÌがKDします。

このB+をZするü‰は、ê"<にが'(

されないことです

(

スイッチング1がLKしないの で、

V

_aux

もKじない )

。

ブラウンアウト"#をアクティブにしたF^バー ジョンは、このB+では1しないため、この

V

aux

B+では、

[C**]

や

[D**]

のF^バージョンをZし てはならないことも、UVすべき‰です。

C[ V

_auxの¼わりにパワー

MOSFET

のドレイ ンをZすると、.–においてすでにした のとまったく~に1します。

K

_CSの§はわずか になります。

Figure 6. CS/ZCD Circuitry using Auxilliary Winding Voltage with Typical Components Values CS/ZCD

Re-Shaping Filter

DRV Line Voltage

Extraction for ZCD

ZCD

C_CS R_CS1

R_CS0

R_CS2

R_sense V_source

V_drain

27 kW 22 kW

300 kW

80 mW

C_aux

47 nF

R_aux 100 W

N_aux / N_prim = 0.1 V_aux

D_aux1 1N4148

レイアウトと+,A-.に/する01B2

NCP1602

はノイズにbにÎëというわけではあり

ません。ただし、Dに{するt–なレイア ウトvýがされます。そのnでもCDの‰にU Rしてください。

•

パワー・トレインのループÝÚは:Oにíえる

があります。

• Dグランドでスター¤_をûすると、þ 6Æ+が‘4されます。

• ^IC

の8Ãグランドにはスター¤_がしています。

• ^IC

の8ÃグランドとDグランドは、¥t8ÃÆ

+で}するがあり、ループはÜåされませ

•

ん。h#な%&、このÆ+はセンスXY

(R

_sense

)

の グランド••uにBVにŸい%所で、

IC

の8Ãグ

ランドからDグランドに}するようにしてく

•

ださい。

^IC

の

V

_CCピンと

GND

ピンのwに、:の}Âで

100 nF

または

220 nF

のコンデンサを

1

Ƨ¨する

があります。

• ^R

CSxXYは、

CS/ZCD

ピンのできるだけŸくに§¨

するがあります。また、

GND

または{の8à とのåÉ3&をBœするがあります。

• ^FB

ピンにフィルタリング・コンデンサを}し、

LKするh#9がある'Þノイズからこのピンを

4!することが¬­されます。ただし、

FB

ピンで

Rされるが¦まないように、コンデンサを

:åÉにするがあります。stについては、

23するセクションを®£してください。

なの

Table 1. DESIGN STEPS TABLE

Step Components Formula Comments

Step 1:

Key Specifications

•

^fline: Line frequency. It is often specified in a range of 47−63 Hz for 50 Hz/60 Hz applications.

•

^(Vline,rms)_LL: Lowest Level of the line voltage, e.g., 90 V.

•

^(Vline,rms)_HL: Highest Level for the line voltage (e.g., 264 V in many countries).

•

^{(Vline,rms)BOH}: Brown-Output Line Upper Threshold. The circuit prevents operation until the line rms voltage exceeds this level.

•

^Vout,nom: Nominal Output Voltage.

•

⁽dV_out)_pk-pk: Peak-to-Peak output voltage low-frequency ripple.

•

^tHOLD-UP: Hold-up Time that is the amount of time the output will remain valid during line drop-out.

•

^Vout,min: Minimum output voltage allowing for operation of the downstream converter.

•

^Pout,max: Maximum output power consumed by the PFC load, that is, 160 W in our application.

•

^(Pin,avg)_max: Maximum power absorbed from the mains in normal operation. Generally obtained at full load, low line, it depends on the efficiency that, as a rule of a thumb, can be set to 95%.

Step 2:

Power Components

Input Diodes Bridge Losses

P_bridge+2@V_f@ 2Ǹ2

p @P_out h

V_line,rms [1.8@V_f V_line,rms@P_out

h

V_f is the forward voltage of any diode of the bridge. It is generally

in the range of 1 V or less.

Inductor

Lv

ǒ

V_line,rms

Ǔ

²

LL

2@

ǒ

^Pin,avg

Ǔ

max

@Ton,max

ǒ

I_L,pk

Ǔ

max+2@Ǹ @2

ǒ

^Pin,avg

Ǔ

max

ǒ

V_line,rms

Ǔ

LL

ǒ

I_L,rms

Ǔ

max+

ǒ

^IL,pk

Ǔ

max

Ǹ6

In our application Lv :90²

2@170@12.5m+295mH

ǒ

^IL,pk

Ǔ

max+2@Ǹ @2 170 90 ^5.3 A

ǒ

I_L,rms

Ǔ

max+5.3 Ǹ6 ^2.2 A

MOSFET Conduction

Losses (Pon)_max+4

3@R_DS(on)@

ǒ

h@^P

ǒ

V^out,max_line,rms

Ǔ

LL

Ǔ

^2@

@

ǒ

^{1*8 2Ǹ @3p@}

^ǒ

^{VVline,rmsout,nom}

^Ǔ

^LL

Ǔ

R_DS(on) is the drain-source on-state resistance of the

MOSFET

Bulk Capacitor Constraints

C_bulkw2@P_out,max@t_HOLD*UP V_out,nom²*V_out,min²

C_bulkv P_out,max

ǒdV_outǓ_pk*pk@w@V_out,nom

ǒIc,rmsǓ_max^

^

ȧ ȡ Ȣ

32 2Ǹ 9p

Ǹ

^@

^ǒ

^Pin,avg

^Ǔ

^max

ǒ

V_line,rms

Ǔ

LL@V_out,nom

Ǹ ȧ ȣ

Ȥ

2

*

ǒ

^PV_out,nom^out,max

Ǔ

²

Ǹ

These 3 equations quantify the constraints resulting from the low-frequency ripple ((dV_out)_pk-pk that must be kept below 8%), the hold-up time requirement and the

rms current to be sustained.