NCP4303A, NCP4303B 高効率SMPSトポロジ用2次側同 期整流ドライバ

NCP4303A/B

は、スイッチモード電源の同期整流回路を制御 するように設計された、フル装備のコントローラおよびドラ イバです。汎用性を備えているため、フライバック、フォワ ード、およびハーフ・ブリッジ共振

LLC

などの各種トポロジ で使用できます。

外部で調整可能な最小オン時間とオフ時間の組み合わせ は、

PCB

レイアウトやその他の寄生素子によって誘起される リンギングを抑えるのに役立ちます。したがって、信頼性が 高くノイズのない

SR

システム動作が保証されます。

きわめて短いターンオフ遅延時間、ドライバの高い電流シ ンク能力、およびパッケージ寄生インダクダンス自動補償シ ステムが、同期整流

MOSFET

の導通時間を最大化することを 可能にし、

SMPS

効率のさらなる向上を可能にします。

最後に、

2

つのバージョンのドライバ電圧クランプと広い

V

CC動作範囲の組み合わせにより、

24 V

出力アプリケーション における

SR

システムの実装が容易になります。

• ^CCM

、

DCM

、および

QR

フライバック・アプリケーション での同期整流制御を内蔵

•

調整可能なスレッショルドを有する高精度の真の

2

次側ゼロ

•

電流検出自動寄生インダクタンス補償入力

•

電流センス入力からドライバまでのターンオフ遅延時間は 標準

40 ns

•

最大

200 V

のゼロ電流検出ピン能力

•

深い

CCM

で動作するアプリケーションでの性能向上のため の超高速トリガ・インタフェース

(

オプション

)

•

スタンバイまたは低消費電流モードに移行するためのディ セーブル入力

• ^V

CCレベルに関係なく調整可能な最小オン時間

• ^V

CCレベルに関係なく調整可能な最小オフ時間

• ^{5 A/2.5 A}

ピーク電流シンク

/

ソース・ドライブ能力

•

最大

30 V

の動作電圧範囲

• 12 V (NCP4303A)

または

6 V (NCP4303B)

のゲート・ドライブ

・クランプ

•

低起動時および低スタンバイ時消費電流

• ^{500 kHz}

までの最大動作周波数

• SOIC−8パッケージ

•

鉛フリー・デバイス

•

ノートブック

PC

アダプタ

•

高電力密度

AC/DC

電源

•

ゲーム・コンソール

•

高効率を要求するすべての

SMPS

Device Package Shipping^† ORDERING INFORMATION

NCP4303ADR2G SOIC−8

(Pb−Free)

2500 / Tape & Reel SOIC−8

D SUFFIX CASE 751

MARKING DIAGRAM

4303x = Specific Device Code x = A or B

A = Assembly Location L = Wafer Lot

Y = Year

W = Work Week G = Pb−Free Package 1

8 4303x

ALYW G G 1 8

NCP4303BDR2G SOIC−8

(Pb−Free)

2500 / Tape & Reel 2

3 4 1

7 6 5 8

Trig/Disable Min_Toff V_CC Min_Ton

DRV GND COMP CS

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

PINOUT INFORMATION (Note: Microdot may be in either location)

NCP 4303x ALYWG

G 1

DFN8 CASE 488AF

NCP4303AMNTWG DFN8

(Pb−Free)

4000 / Tape & Reel

NCP4303BMNTWG DFN8

(Pb−Free)

4000 / Tape & Reel (NOTE: For DFN the exposed pad must be either unconnected or preferably connected to ground.

The GND pin must be always connected to ground.) www.onsemi.jp

Figure 1. Typical Application Example – LLC Converter

Figure 2. Typical Application Example − DCM, QR or CCM Flyback Converter

PIN FUNCTION DESCRIPTION

Pin No. Pin Name Function Pin Description

1 VCC Supplies the driver V_CC supply terminal of the controller. Accepts up to 30 V continuously.

2 Min_toff Minimum off time adjust Adjust the minimum off time period by connecting resistor to ground.

3 Min_ton Minimum on time adjust Adjust the minimum on time period by connecting resistor to ground.

4 TRIG/Disable Forced reset input This ultrafast turn-off input offers the possibility to further improve efficiency and performance in applications that work in deep Continuous Conduction Mode (CCM). Activates sleep mode if pulled up for more than 100 ms.

Connect this pin to GND when not used.

5 CS Current sense of the SR

MOSFET

This pin detects if the current flows through the SR MOSFET and/or its body diode. Basic turn off detection threshold is 0 mV. A resistor in series with this pin can modify the turn off threshold if needed.

6 COMP Compensation inductance connection

Use as a Kelvin connection to auxiliary compensation inductance. If SR MOSFET package parasitic inductance compensation is not used (like for SMT MOSFETs), connect this pin directly to GND pin.

7 GND IC ground Ground connection for the SR MOSFET driver and V_CC decoupling capacitor.

Ground connection for minimum ton, toff adjust resistors and trigger input.

GND pin should be wired directly to the SR MOSFET source terminal/soldering point using Kelvin connection.

8 DRV Gate driver output Driver output for the SR MOSFET.

Figure 3. Internal Circuit Architecture

MAXIMUM RATINGS

Symbol Rating Value Unit

V_CC IC supply voltage −0.3 to 30 V

V_DRV Driver output voltage −0.3 to 17 V

V_CS Current sense input dc voltage −4 to 200 V

V_Csdyn Current sense input dynamic voltage (t_pw = 200 ns) −10 to 200 V

V_TRIG Trigger input voltage −0.3 to 10 V

V_{Min_ton}, V_{Min_toff} Min_Ton and Min_Toff input voltage −0.3 to 10 V

I_{_Min_Toff}, I_{_Min_Toff} Min_Ton and Min_Toff current −10 to +10 mA

VGND−COMP Static voltage difference between GND and COMP pins (internally clamped) −3 to 10 V VGND−COMP_dyn Dynamic voltage difference between GND and COMP pins (t_pw = 200 ns) −10 to 10 V

ICOMP Current into COMP pin −5 to 5 mA

R_qJA Thermal Resistance Junction−to−Air, SOIC version, A/B version 180 °C/W R_qJA Thermal Resistance Junction−to−Air, DFN − A/B versions, 50 mm² − 1.0 oz.

Copper spreader

180 °C/W

R_qJA Thermal Resistance Junction−to−Air, DFN − A/B versions, 600 mm² − 1.0 oz.

Copper spreader

80 °C/W

T_Jmax Maximum junction temperature 150 °C

T_Smax Storage Temperature Range −60 to +150 °C

T_Lmax Lead temperature (Soldering, 10 s) 300 °C

ESD Capability, Human Body Model except pin V_CS – pin 5, HBM ESD Capability on pin 5 is 650 V

2 kV

ESD Capability, Machine Model 200 V

ESD Capability, Charged Device Model 250 V

Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

()

!"#$%&'() *+,(-. / 0123*!4567 89#!"#$

1. This device series contains ESD protection and exceeds the following tests:

Pin 1*8: Human Body Model 2000 V per JEDEC Standard JESD22−A114E Machine Model Method 200 V per JEDEC Standard JESD22−A115−A Charged Device Model 250 V per JEDEC Standard JESD22−C101E.

2. This device meets latchup tests defined by JEDEC Standard JESD78.

ELECTRICAL CHARACTERISTICS

(For typical values T_J = 25°C, for min/max values T_J = −40°C to +125°C, Max T_J = 150°C, V_CC = 12 V, C_load = 0 nF,

R_{_min_ton} = R_{_min_toff} = 10 kW, V_trig = 0 V, f_CS = 100 kHz, DC_CS = 50%, V_{CS_high} = 4 V, V_{CS_low}= −1 V unless otherwise noted)

Symbol Rating Pin Min Typ Max Unit

SUPPLY SECTION

V_{CC_on} Turn−on threshold level (V_CC going up) 1 9.3 9.9 10.5 V

V_{CC_off} Minimum operating voltage after turn−on (V_CC going down) 1 8.3 8.9 9.5 V

V_{CC_hyste} V_CC hysteresis 1 0.8 1.0 1.3 V

I_{CC1_A} I_{CC1_B}

Internal IC consumption (no output load on pin 8, F_sw = 500 kHz, R_{Ton_min} = R_{Toff_min} = 5 kW)

1 −

− 4.7

4

−

− mA

I_{CC2_A} I_{CC2_B}

Internal IC consumption (C_load = 1 nF on pin 8, F_sw = 400 kHz, R_{Ton_min} = R_{Toff_min} = 5 kW)

1 −

− 9.3 6.4

−

− mA

I_{CC3_A} I_{CC3_B}

Internal IC consumption (C_load = 10 nF on pin 8, F_sw = 400 kHz, R_{Ton_min} = R_{Toff_min} = 5 kW)

1 −

− 54 34

−

− mA

I_{CC_SDM} Startup current consumption (V_CC = V_CC_on − 0.1 V) and consumption during light load (disable) mode, (F_sw = 500 kHz, V_trig = 5 V)

1 − 390 550 mA

I_{CC_SDM NS} Startup current consumption (V_CC = V_CC_on − 0.1 V) and consumption during light load (disable) mode, (V_cs = 0 V, V_trig = 5 V)

1 − 280 450 mA

DRIVE OUTPUT

t_{r_A} Output voltage rise−time for A version (C_load = 10 nF), (Note 3) 8 − 120 − ns t_{r_B} Output voltage rise−time for B version (C_load = 10 nF), (Note 3) 8 − 80 − ns t_{f_A} Output voltage fall−time for A version (C_load = 10 nF), (Note 3) 8 − 50 − ns t_{f_B} Output voltage fall−time for B version (C_load = 10 nF), (Note 3) 8 − 35 − ns

R_oh Driver source resistance (Note 3) 8 − 1.8 7 W

R_ol Driver sink resistance 8 − 1 2 W

IDRV_pk(source) Output source peak current (Note 3) 8 − 2.5 − A

IDRV_pk(sink) Output sink peak current (Note 3) 8 − 5 − A

V_{DRV(H)_A} Driver high level output voltage on A version (C_load = 1 nF) 8 10 − − V

V_{DRV(H)_A} Driver high level output voltage on A version (C_load = 10 nF) 8 11.8 − − V

V_{DRV(H)_B} Driver high level output voltage on B version (C_load = 1 nF) 8 5 − − V

V_{DRV(H)_B} Driver high level output voltage on B version (C_load = 10 nF) 8 6 − − V

V_{DRV(min_A)} Minimum drive output voltage for A version (V_CC = V_{CC_off} + 200 mV) 8 8.3 − − V V_{DRV(min_B)} Minimum drive output voltage for B version (V_CC = V_{CC_off} + 200 mV) 8 4.5 − − V VDRV(CLMP_A) Driver clamp voltage for A version,

(12 V < V_CC < 28 V, minimum C_load = 1 nF)

8 − 12 16 V

VDRV(CLMP_B) Driver clamp voltage for B version, (12 V < V_CC < 28 V, minimum C_load = 1 nF)

8 − 7 8.3 V

CS INPUT

T_{pd_on} The total propagation delay from CS input to DRV output turn on (V_CS goes down from 4 V to −1 V, t_{f_CS} = 5 ns, COMP pin connected to GND)

5, 8 − 60 90 ns

T_{pd_off} The total propagation delay from CS input to DRV output turn off (V_CS goes up from −1 V to 4 V, t_{r_CS} = 5 ns, COMP pin connected to GND), (Note 3)

5, 8 − 40 55 ns

I_{shift_CS} Current sense input current source (V_CS = 0 V) 5 95 100 105 mA

V_{th_cs_on} Turn on current sense input threshold voltage 5, 8 −120 −85 −50 mV

Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.

()

:;<=>?@0ABC1D!AEF&*GHIJ#KLM?NOPQ1"#$R0HISN:;TU V W*XKLM?NOPQ1? Y'&01+,!"#$

3. Guaranteed by design.

ELECTRICAL CHARACTERISTICS (continued)

(For typical values T_J = 25°C, for min/max values T_J = −40°C to +125°C, Max T_J = 150°C, V_CC = 12 V, C_load = 0 nF,

R_{_min_ton} = R_{_min_toff} = 10 kW, V_trig = 0 V, f_CS = 100 kHz, DC_CS = 50%, V_{CS_high} = 4 V, V_{CS_low}= −1 V unless otherwise noted)

Symbol Rating Pin Min Typ Max Unit

CS INPUT

V_{th_cs_off} Current sense pin turn off threshold voltage, COMP pin connected to GND (Note 3)

5, 8 −1 − 0 mV

G_comp Compensation inverter gain (Note 3) 5,6,8 − −1 − −

I_CS__Leakage CS input leakage current, V_CS = 200 Vdc 5 − − 1 mA

TRIGGER/DISABLE INPUT

T_{trig_pw} Minimum trigger pulse duration 4 30 − − ns

V_trig Trigger input threshold voltage (V_trig goes up) 4 1.5 − 2.5 V

t_{p_trig} Propagation delay from trigger input to the DRV output (V_trig goes up from 0 to 5 V t_{r_trig} = 5 ns)

4 − − 30 ns

ttrig_light_load Light load turn off filter duration 4 − 100 − ms

ttrig_light_load_rec IC operation recovery time when leaving light load disable mode (V_trig goes down from 5 to 0 V t_{f_trig} = 5 ns)

4 − − 550 ns

I_trig Trigger input pull down current (V_trig = 5 V) 4 − 10 − uA

MINIMUM T_on AND T_off ADJUST

T_{on_min} Minimum T_on period (R_{T_on_min} = 0 W) 3 − 300 − ns

T_{off_min} Minimum T_off period (R_{T_off_min} = 0 W) 2 − 620 − ns

T_{on_min} Minimum T_on period (R_{T_on_min} = 10 kW) 3 0.9 1.0 1.1 ms

T_{off_min} Minimum T_off period (R_{T_off_min} = 10 kW) 2 0.9 1.0 1.1 ms

T_{on_min} Minimum T_on period (R_{T_on_min} = 50 kW) 3 − 4.8 − ms

T_{off_min} Minimum T_off period (R_{T_off_min} = 50 kW) 2 − 4.8 − ms

Product parametric performance is indicated in the Electrical Characteristics for the listed test conditions, unless otherwise noted. Product performance may not be indicated by the Electrical Characteristics if operated under different conditions.

()

:;<=>?@0ABC1D!AEF&*GHIJ#KLM?NOPQ1"#$R0HISN:;TU V W*XKLM?NOPQ1? Y'&01+,!"#$

3. Guaranteed by design.

TYPICAL CHARACTERISTICS

Figure 4. V_CC Startup Voltage 9.8

9.82 9.84 9.86 9.88 9.9 9.92 9.94 9.96

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

VCCon (V)

Figure 5. V_CC Turn−off Voltage 8.74

8.76 8.78 8.8 8.82 8.84 8.86 8.88 8.9

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

VCCoff (V)

Figure 6. V_CC Hysteresis 1.035

1.04 1.045 1.05 1.055 1.06 1.065 1.07

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

VCC_Hyste (V)

Figure 7. Startup Current TEMPERATURE (°C) ICC_SDM (mA)

10.4 10.6 10.8 11 11.2 11.4 11.6 11.8

−40 −25 −10 5 20 35 50 65 80 95 110 125

Figure 8. Driver High Level – A Version, V_CC = 12 V and C_load = 1 nF

TEMPERATURE (°C) VDRV(H)_A (V)

11.88 11.9 11.92 11.94 11.96 11.98 12 12.02 12.04 12.06

−40 −25 −10 5 20 35 50 65 80 95 110 125 VDRV(H)_A (V)

TEMPERATURE (°C)

Figure 9. Driver High Level− A Version, V_CC = 12 V and C_load = 10 nF

360 370 380 390 400 410 420

−40 −25 −10 5 20 35 50 65 80 95 110 125

TYPICAL CHARACTERISTICS

5.5 5.55 5.6 5.65 5.7 5.75 5.8 5.85 5.9 5.95

−40 −25 −10 5 20 35 50 65 80 95 110 125 VDRV(H)_B (V)

Figure 10. Driver High Level – B Version, V_CC

= 12 V and C_load = 1 nF TEMPERATURE (°C)

6.84 6.86 6.88 6.9 6.92 6.94 6.96 6.98 7 7.02

−40 −25 −10 5 20 35 50 65 80 95 110 125

Figure 11. Driver High Level – B Version, V_CC = 12 V and C_load = 10 nF

VDRV(H)_B (V)

TEMPERATURE (°C)

Figure 12. Minimal Driver High Level – A Version, V_CC = V_{CC_OFF} + 0.2 V and C_load = 0 nF 9.78

9.8 9.82 9.84 9.86 9.88 9.9 9.92 9.94 9.96

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

VDRV(min_A) (V)

5.1 5.2 5.3 5.4 5.5 5.6 5.7 5.8 5.9

−40 −25 −10 5 20 35 50 65 80 95 110 125 VDRV(min_B) (V)

TEMPERATURE (°C)

Figure 13. Minimal Driver High Level – B Version, V_CC = V_{CC_OFF} + 0.2 V and C_load = 0 nF

11.2 11.4 11.6 11.8 12 12.2 12.4 12.6 12.8

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

12.2 12.4 12.6 12.8 13 13.2 13.4 13.6 13.8 14 14.2

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

VDRV(CLMP_A) (V) VDRV(CLMP_A) (V)

Figure 14. Driver Clamp Level – A Version, V_CC = 28 V and C_load = 1 nF

Figure 15. Driver Clamp Level – A Version, V_CC = 28 V and C_load = 10 nF

TYPICAL CHARACTERISTICS

5.65 5.7 5.75 5.8 5.85 5.9 5.95 6 6.05 6.1 6.15 6.2

−40 −25 −10 5 20 35 50 65 80 95 110 125

Figure 16. Driver Clamp Level – B Version, V_CC = 28 V and C_load = 1 nF

TEMPERATURE (°C) VDRV(CLMP_B) (V)

6.8 6.85 6.9 6.95 7 7.05 7.1 7.15 7.2 7.25 7.3 7.35

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

VDRV(CLMP_B) (V)

Figure 17. Driver Clamp Level – B Version, V_CC = 28 V and C_load = 10 nF

0 10 20 30 40 50 60 70

−40 −25 −10 5 20 35 50 65 80 95 110 125 TPD_on (ns)

TEMPERATURE (°C)

Figure 18. CS to DRV Turn−on Propagation Delay

0 5 10 15 20 25 30 35 40 45

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

TPD_off (ns)

Figure 19. CS to DRV Turn−off Propagation Delay

97 97.5 98 98.5 99 99.5 100 100.5

−40 −25 −10 5 20 35 50 65 80 95 110 125 Ishift_CS (mA)

TEMPERATURE (°C) Figure 20. CS Pin Shift Current

−120

−110

−100

−90

−80

−70

−60

−50

−40

−40 −25 −10 5 20 35 50 65 80 95 110 125 Vth_CS_on (mV)

TEMPERATURE (°C) Figure 21. CS Turn−on Threshold

TYPICAL CHARACTERISTICS

Figure 22. Trigger Input Threshold Voltage 1.9

1.95 2 2.05 2.1 2.15

−40 −25 −10 5 20 35 50 65 80 95 110 125 Vtrig (V)

TEMPERATURE (°C)

0 2 4 6 8 10 12 14 16 18

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

Tp_trig (ns)

Figure 23. Propagation Delay from Trigger Input to DRV Turn−off

113 113.5 114 114.5 115 115.5 116 116.5 117

−40 −25 −10 5 20 35 50 65 80 95 110 125 Ttrig−light_load (ms)

TEMPERATURE (°C)

Figure 24. Light Load Transition Timer Duration

460 465 470 475 480 485

−40 −25 −10 5 20 35 50 65 80 95 110 125 Ttrig−light_load_rec (ns)

TEMPERATURE (°C)

Figure 25. Light Load to Normal Operation Recovery Time

0 2 4 6 8 10 12

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

Figure 26. Trigger Input Pulldown Current Itrig (mA)

265 270 275 280 285 290

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

Figure 27. Minimum on Time @ R_{t_on_min} = 0 W Ton_min (ns)

TYPICAL CHARACTERISTICS

1039 1040 1041 1042 1043 1044 1045 1046 1047

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

Ton_min (ns)

Figure 28. Minimum on Time @ R_{t_on_min} = 10 kW

969 970 971 972 973 974 975 976

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

Figure 29. Minimum Off Time @ R_{t_off_min} = 10 kW Toff_min (ns)

5180 5200 5220 5240 5260 5280 5300 5320 5340

−40 −25 −10 5 20 35 50 65 80 95 110 125 Ton_min (ns)

TEMPERATURE (°C) Figure 30. Minimum on Time @

R_{t_on_min} = 53 kW

4800 4850 4900 4950 5000 5050

−40 −25 −10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C)

Toff_min (ns)

Figure 31. Minimum Off Time @ R_{t_off_min} = 53 kW

605 610 615 620 625 630 635 640

−40 −25 −10 5 20 35 50 65 80 95 110 125

Figure 32. Minimum Off Time @ R_{t_off_min} = 0 W TEMPERATURE (°C)

Toff_min (ns)

!"

#$

NCP4303

は、スタンドアロン

IC

、またはスイッチ

・モード電源で効率的な同期整流の達成に役立つ

1

次側コントローラのコンパニオン

IC

として動作する ように設計されています。このコントローラは、

同期整流

MOSFET

に適切なタイミングのドライブ信

号を供給するための高速ロジック回路と併せて高電 流ゲート・ドライバを備えています。

NC4303

は、

新しいアーキテクチャを備えており、いかなる動作 モードでも同期整流システムの高い効率を維持する のに十分な汎用性を有しています。

NCP4303

は、

10.4

〜

28 V(

標準

)

の電圧範囲を持つバ イアス電圧源で動作します。広い

V

CC動作範囲によ り、ノートブック

PC

や

LCD TV

用電源アダプタな ど、大部分の電源アダプタの

SMPS

出力電圧への直 接接続が可能です。その結果、

NCP4303

では特別な バイアス電源

(

例えば、

5 V)

を必要とする他のデバイ スに比べて、回路動作が簡単になります。

V

_CCピン の高電圧供給能力は、より広範なアプリケーション 動作が可能なように設計された独自の特長でもあり ます。電流センス・コンパレータの精密ターンオフ・ス レッショルドと高精度オフセット電流源との組み合 わ せ に よ り 、 ユ ー ザ は

1

本の抵 抗を 使用し て

SR

MOSFET

スイッチの所要ターンオフ・スレッショル

ドを調整できます。

−10 mV

から

−5 mV

の範囲のター ンオフ・スレッショルドを供給する他の

SR

コントロ ーラと比較して、

NCP4303

は

0 mV

のターンオフ・ス レッショルドを供給し、

R

_DS(on)が小さい

SR MOSFET

との組み合わせにより、ターンオフ電流スレッショ ルドを大幅に低減して効率を改善します。

ターンオンおよびターンオフ・イベント後の問題 を解決するために、

NCP4303

は調整可能な最小オン 時間および最小オフ時間のブランキング時間を提供 します。ブランキング時間は、

GND

に接続された抵 抗を使用して、

IC

の

V

_CCとは関係なく調整できま す。必要に応じて、追加部品を使用してブランキン グ時間を変更することも可能です。

NCP4303

の

ZCD

コンパレータには、ターンオフ遅 延時間が非常に短いという特長があります。これに より

SR

コントローラは、余分な

1

次側同期回路なし で浅い

CCM

モードで動作するアプリケーションで使

用できます

(Figure 2

および

60

参照

)

。この回路は優れ た効率を示します

(Figure 58

および

59

参照

)

。そのよ うなアプリケーションの代表例として、

Vbulk

が通 常約

180 V

より低いときにのみ浅い

CCM

モードに移 行するフライバック型ノートブック

PC

アダプタが挙 げられます。一方、ターンオフ遅延時間は深い

CCM

モードで動作するアプリケーション

(

高出力電流フラ イバックまたはフォワード・コンバータのような

)

に 対しては長すぎる場合があります。

SR MOSFET

には 一般に、大きな逆方向電流スパイクとドレイン電圧 リンギングも発生します。これは

SR MOSFET

が完全 にターンオフするのにある程度の時間を必要とする ためです。

NCP4303

では、オプションで超高速ター ンオフ・トリガ入力を供給することにより、これら の電流スパイクとドレイン電圧リンギングを抑える ことができます。この入力は、

1

次側からの同期信 号を用いて

SR MOSFET

を早期にターンオフさせるの に使用できます。

SR MOSFET

はドレイン電圧が逆転 する前にターンオフするため、逆方向電流が最小 に、効率が最大になります

(

深い

CCM

でのフライバ ック・コンバータ例は、

Figure 46

を参照

)

。トリガ入 力の使用はオプションであり、深い

CCM

モードで動 作するアプリケーションにのみ推奨されます。さら に、このトリガ入力は

IC

をディセーブルして低消費 電力のスタンバイ・モードに移行するのにも使用で きます。この機能は

SMPS

のスタンバイ消費電力を 低減するのに使用できます。

最後に、

NCP4303

は

SR MOSFET

の寄生インダクタ ンス効果を自動的に補償するのに使用できる特別な

入力

(COMP)

を備えています。この手法は、利用可

能な最大オン時間を達成し、それによって標準パッ ケージ

(TO220

や

TO247

など

)

の

MOSFET

を使用すると きに効率を最適化します。

SR MOSFET

が

SMT

パッケ ージに封入され、インダクタンスが無視できる場 合、この補償入力は

GND

ピンに接続されます。

%&'()*+ ,-. /012

Figure 33

は、電流センス入力の

ZCD

回路の内部接 続を示します。同期整流

MOSFET

は、補償システム の動作を説明するために寄生インダクタンスと共に 図示されています。

Figure 33. ZCD Sensing Circuitry Functionality

SMPS

の

2

次側巻線上の電圧が逆転すると、ボディ

・ダイオード

M1

が電流を流し始め、

M1

のドレイン 電圧は約

−1 V

まで低下します。

CS

ピンは

100 m A

の電 流を流出して、抵抗

R

_{shift_cs}に電圧降下を発生させま す。

CS

ピンの電圧が

V

_{th_cs_on}スレッショルドを下回 ると、

M1

がターンオンします。寄生インピーダンス のために、アプリケーションで大きなリンギングが 発生することがあります。このリンギングによる突 然のターンオフを避けるために、

SR MOSFET

の最小 導通時間が設定されます。最小導通時間は、抵抗

R

_{_Min_Ton}を使用して調整できます。

SR MOSFET

は、

CS

ピンの電圧が

V

_{th_cs_off}を超える とすぐにターンオフされます。同じリンギングの理 由により、ターンオフが検出されると最小オフ時間 タイマがアサートされます。最小オフ時間は、抵抗

R

_{_Min_Toff}を使用して外部で調整できます。

MOSFET

M1

のチャネルは、

2

次側電流が減少すると導通する ため、ターンオフ時間は

R

DS(on)に依存します。

0 mV

のスレッショルドは、ゲート・ターンオフに対して 十分な時間余裕を維持しながら最適なスイッチング 時間利用率を提供します。設計者は、抵抗

R

_{shift_cs}を 用いて実際のターンオフ電流スレッショルドを変更

(

増加

)

することができます。

Figure 34. ZCD Comparators Thresholds and Blanking Periods Timing

抵抗

R

_{shift_cs}を使用する場合、ターンオンおよびタ

ーンオフ・スレッショルドは

CS

入力仕様によって完 全に決定されます

(

パラメータ表を参照

)

。ゼロ以外

の抵抗

R

shift_csを使用すると、

CS

ピンのオフセット電

流が以下の値に等しい電圧降下を発生するため、両 方のスレッショルドが降下します

(

つまり、

MOSFET

のターンオフ電流が高くなる

)

。

V_Rshift_cs+Rshift_cs * Ishift_cs (eq. 1)

最終的なターンオンおよびターンオフ・スレッショ ルドは、次式で計算できます。

VCS_turn_on+Vth_CS_on*(Rshift_cs * Ishift_cs) (eq. 2) VCS_turn_off+Vth_CS_off*(Rshift_cs * Ishift_cs)

(eq. 3)

R

_{shift_cs}がターンオン・スレッショルドに与える影響

は、ターンオフ・スレッショルドよりも小さいこと に注意してください。

TO220

パッケージ

(

またはリードがある他のパッケ ージ

)

に封入された

SR MOSFET

を使用する場合、パ ッケージ・リードの寄生インダクタンスによってタ ーンオフ電流スレッショルドが上昇します。これは

SR MOSFET

を流れる電流の

di(t)/dt

値が大きくなり、

SR MOSFET

のリード・インダクタンスに誤差電圧を 発生させるためです。この誤差電圧は

2

次側電流の微 分係数に比例し、チャネルにまだ大きな電流が流れ ている場合に

CS

ピンの入力電圧をゼロ方向にシフト させます。したがって、

SR MOSFET

チャネルを通じ てまだ電流が流れているときは、ゼロ電流スレッシ ョルドが検出されます｡理解を深めるために

Figure 35

を参照してください。その結果、

SR MOSFET

が早期 にターンオフされ、

SMPS

の効率は最適化されませ ん。

Figure 35. Waveforms from SR System Using MOSFET in TO220 Package without Parasitic Inductance Compensation – SR MOSFET Channel Conduction Time is Reduced

寄生インダクタンスで発生した誤差電圧の効率へ の影響は、

R

_DS(on)が小さい

MOSFET

ほど、また動作 周波数が高くなるほど大きくなることに注意してく ださい。

NCP4303

は

MOSFET

の寄生インダクタンスの影響 を補償する手段を提供します

(Figure 36

を参照

)

。

Figure 36. Package Parasitic Inductances Compensation Principle 補償専用入力

(COMP)

には、外付け補償用インダク

タンス

(

ワイヤ・ストラップまたは

PCB)

を接続でき ます｡この補償用インダクタンスの値が

L

comp

= L

drain

+ L

sourceの場合、このインダクタンスに生成される

補償電圧はドレインおよびソースの寄生インダクタ ンス上に生成される誤差電圧の合計、すなわち

Vl

drain

+ VL

sourceに等しくなります。内部アナログ・

インバータ

(Figure 33)

が補償電圧

Vl_comp

の極性を反 転して、電流センス・コンパレータのターンオフ・

スレッショルドをオフセットします。したがって、

電流センス・コンパレータは端子間で、リード・イ ンダクタンスが存在しない場合に

SR MOSFET

のチャ ネル抵抗に現れる電圧を受け取ることになります。

これにより、

NCP4303

の電流センス・コンパレータ は

2

次側電流のゼロ・クロス点を非常に精密に検出 できます。さらに、

2

次側電流のターンオフ・スレ ッショルドは

di(t)/t

値に依存するため、

NCP4303

は

SR

システムの動作周波数を高くすることもできます。

補償インダクタンスの寄生抵抗は、

SR MOSFET

チャ ネルおよびリードの抵抗と比較して可能な限り小さ くなければならず、そうしないと補償効率が悪くな ることに注意してください。

TO220

パッケージの場 合、補償インダクタンスの標準値は

7 nH

です。寄生 インダクタンスは、組立工程でリード線をどれだけ 短くできるかで変化します。補償インダクタンスの

設計は、システムがパッケージングや組立工程のバ ラツキによって過剰補償となる状況に対応できるよ う、十分余裕をもって行う必要があります。補償さ れた

SR

システムを有するアプリケーションの波形を

Figure 37

に示します。導通時間が大幅に延長され、

ターンオフ電流が減少していることが分かります。

Figure 37. Waveforms from SR System Using MOSFET in TO220 Package with Parasitic Inductance Compensation – SR MOSFET Channel Conduction Time Optimized

補償システムの使用は、

SMT

以外のパッケージに 封入された低

R

DS(on)の

MOSFET

を使用するアプリケ ーションでのみ有効であることに注意してくださ い。補償方法を使用すると、標準

TO220

パッケージ での効率を最適化でき、コストを低減できます。

SMT

タイプの

MOSFET

の場合は、一般にハンダ・リ フロー・プロセスや高価な

PCB

が必要です。

上記の説明とパラメータの表から、ターンオフ・

スレッショルドの精度がきわめて重要であることが 明らかです。

1 m Wの R

_DS(on)を持つ

SR MOSFET

を想 定した場合、

CS

ピンで

1 mV

の誤差電圧は

1 A

のター ンオフ電流スレッショルドの差異を生じます。した がって、

SR

システムを実装するときは、

PCB

のレイ アウトが非常に重要になります。

CS

のターンオフ・

コンパレータと補償入力は

GND

ピンを基準としてい ることに注意してください。寄生インピーダンス

(

抵 抗性または誘導性、上記の

m Wおよび nH

値参照

)

は、

大きな誤差電圧を生じることがあり、この電圧は

CS

コンパレータによって評価されます。理想的には、

CS

ターンオフ・コンパレータは、

2

次側電流によっ て

SR MOSFET

のチャネル抵抗に直接誘起される電圧 を検出する必要があります。しかし、実際にはボン ディング・ワイヤ、リード、ハンダなどのため不可 能です。最善の効率結果を得るには、

Sr

コントロー ラを

Kelvin

接続で電源回路に接続することが必要で す

(

例えば、

GND

ピンは

SR MOSFET

のソースのハン ダ付け点、電流センス・ピンは

SR MOSFET

のドレイ ンのハンダ付け点に接続

)

。

SR

コントローラ機能に対 する

PCB

の寄生素子の影響を回避する必要がありま す。

Figure 38

および

39

はそれぞれ寄生インダクタン ス補償を使用した

SR

システムのレイアウト例

(TO220

パッケージ内の低

R

DS(on)

MOSFET

の場合

)

、および補 償を使用しない

SR

システムのレイアウト例

(TO220

パ ッケージ内の大きな

R

DS(on)を持つ

MOSFET

、または

SMT

パッケージの

MOSFET

の場合

)

を示します。

Figure 38. Recommended Layout for SO8 Package When Parasitic Inductance Compensation is Used

Figure 39. Recommended Layout for SO8 Package When Parasitic Inductance Compensation is Not

Used

Trigger/Disable34

NCP4303

は、

SR MOSFET

の起動からターンオフま での遅延時間が標準

12 ns

という超高速トリガ入力を 備えています。この入力は、

1

次側から入ってくる 信号を通じて深い

CCM

モードで動作するアプリケー ションにおいて、

SR MOSFET

をターンオフする能力 を備えています。そのため、効率と

SR

性能をさらに 最適化できます

(12

ページのアプリケーション情報も 参照

)

。

1

次側トリガ信号の立ち上がりエッジが、

2

次 側電圧の極性が反転する前にトリガ入力に到達しな ければなりません。したがって、

1

次スイッチのド ライバ信号を遅延させる必要があります

(CCM

フラ イバック・トポロジでの

1

次側ドライブ信号の遅延

方法の一例は、

Figure 46

を参照

)

。トリガ信号は、

最小オフ時間の終わりから最小オン時間の終わりま でディセーブルされます。この手法は、以下に使用 されます。

a)

同期パルスの幅が広すぎて

1

スイッチング期間あ たり

2

回入ってくる場合

(Hb

および

HB LLC

アプリケ ーション

)

、ゲート・ドライバの偽ターンオフを回避 する。

b)

ターンオン・プロセス中に

SMPS

レイアウト内で 発生する寄生リンギングに対するトリガ入力ノイズ 耐性を高める。

Figure 40. Trigger Input Internal Connection

Figure 41. Trigger Input Functionality Waveforms

NCP4303

の動作は

Trigger/Disable

入力を使用してデ ィセーブルすることができます。

Trigger/Disable

入力 がプルアップされると

(1.5 V

以上に

)

、ドライバはす ぐにディセーブルされます。場合によっては、トリ ガ信号がまだブランクされているためドライバが電 流センスによってもう一度起動されます。この最終 ドライブ・パルスは最小オン時間の期間だけ継続し ます。トリガ信号が

100 m s

以上ハイの場合、ドライ バはスタンバイ・モードに移行します。遷移前の

CS

入力上でスイッチングがなかった場合、スリープ・

モードへの移行中に

DRV

ピンに、短いパルス

(

最大

2 m s)

が現れる可能性があることに注意してください

(Figure 44

参照

)

。この振舞いは内部

IC

ロジック構造

に関連し、アプリケーションによっては

SR MOSFET

の不要な起動を引き起こすことがあります。このよ うな場合は、

V

_CCピンを通じて

NCP4303

のドライバ をディセーブルすることを推奨します。

IC

の消費電 流は､スタンバイ・モード中は

390 m A

に減少しま す。トリガ入力電圧が再び低下すると、デバイスは

500 ns

以内に動作を回復します。電流センス入力電

圧が負の期間中にこの

IC

がイネーブルされる

(2

次側 電流がショットキ・ダイオードまたはボディ・ダイ オードを通じて流れる

)

場合、

Ic

は

SR MOSFET

をタ ーンオンする別のスイッチング・サイクルを待ちま す

(Figure 42

、

43

、

44

、および

45

参照

)

。

Figure 42. Operating Waveforms for the Trig/Disable Input – Device Sleep Mode Transition – Case 1

Figure 43. Operating Waveforms for the Trig/Disable Input – Device Sleep Mode Transition – Case 2

Figure 44. Operating Waveforms for the Trig/Disable Input − Device Sleep Mode Transition − Case 3

Figure 45. Operating Waveforms for the Trig/Disable Input –Wake−up from Sleep Mode トリガ信号が周期的に到着し、トリガ・パルスが

SR MOSFET

の正ドレイン電圧に重なる場合

(

つまり､

SR MOSFET

ボディ・ダイオードのオフ時間全体に重

なる場合

)

、ドライバは次のサイクルはディセーブル されます

(Figure 46

を参照

)

。

Figure 46. Operating Waveforms for the Trig/Disable Input with a Trigger Signal that is Periodical and Overlaps CS (SR MOSFET Vds) High Level

なお、トリガ入力は、内部フィルタリングを持た ず非常に狭い電圧パルスにも反応する超高速入力で す。したがって、この入力を低インピーダンス・パ スに維持し、クリーンなトリガ信号を供給すること が重要です。

深い

CCM

モードで動作するフライバック・コンバ ータの代表的アプリケーション構成を

Figure 47

に示 します。このアプリケーションでは、トリガ信号は フライバック・コントローラ・ドライバから直接取 り込まれ、パルス・トランス

TR2

によって

2

次側に伝 達されます。トリガ入力は立ち上がりエッジ・セン シティブなので、

1

次側ドライバ・パルス全体を

2

次 側に伝達する必要はありません。パルス・トランス

・コアのリセットを可能にするため、また

NCP4303

のトリガ入力に針状パルス

(

パルス幅が

100 ns

以下の パルス

)

が伝達されるように、カップリング・コンデ ンサ

C5

が使用されています。針状トリガ・パルスを 使用する利点は、パルス・トランスの所要電圧・秒 積が非常に小さいため、設計者がきわめて小型で安

価な磁石を選択できることです。トリガ・トランス は、例えば、直径が

8 mm

の小さなドーナツ状フェラ イト・コアで作成できます。

1

次側と

2

次側の適切か つ安全な絶縁は、一方または両方の巻線に

3

重絶縁 線を使用することによって容易に確保できます。

1

次側

MOSFET

のゲート電圧の立ち上がりエッジ は、トランジスタ

Q1

、

Q2

および周辺素子から成る外 部回路によって遅延します。したがって、

1

次側

MOSFET

がわずかな遅れでターンオンするため、

2

次 側コントローラは

1

次側スイッチング前のトリガ信 号で

SR MOSFET

をターンオフします。この方法によ って、通信損失と

SR MOSFET

ドレイン電圧スパイク が減少し、効率が向上します。

トリガ信号を送信するために、

1

次側と

2

次側間の 容量性結合を使用することもできます

(

安全な絶縁耐 性を持つ追加コンデンサを使用

)

。この手法は、

1

次 側と

2

次側間の寄生容量を流れる電流がトリガ信号 に影響を与え、それがシステム全体の機能にも影響 するため、推奨されません。

Figure 47. Optional Application Schematic When NCP4303 is Used in CCM Flyback Converter and Trigger Input is Implemented to Maximize Efficiency

56T_on78956T_off0:

NCP4303

は、電源への同期整流システムの実装を 容易にする調整可能な最小オン時間および最小オフ 時間を提供します。これらのタイマは、

MOSFET

が ターンオンまたはターンオフした後、

CS

入力での偽

トリガの発生を回避します。調整は内部タイミング

・コンデンサと

GND

ピンに接続された外付け抵抗で 行うことができます

(

理解を深めるために、

Figure 48

を参照

)

。

Figure 48. Internal Connection of the Min_Ton Generator (the Min_Toff Works in the Same Way)

Min_Ton

調整抵抗を流れる電流は、次式で計算さ れます。

I_{R_Ton_min}+ V_ref

R_{Ton_min} ^{(eq. 4)}

同じ電流が内部タイミング・コンデンサ

(Ct)

の充 電に使用されるため、この式を使用して最小オン時 間を計算することができます。

T_{on_min}+C_t@ V_ref

I_{R_Ton_min}+C_t+

Vref Vref

R_{Ton_min} (eq. 5)

+C_t@R_{Ton_min}

式

5

から分かるように、最小オン時間と最小オフ 時間は

V

_refや

V

_CCのレベルとは無関係です。電流

I

_{R_Ton_min}を直接使用した場合、内部コンデンサのサ イズが大きくなり過ぎるため、この電流は内部カレ ント・ミラー比によって減少します。最小

T

_onおよび

T

_offブランキング期間は、次式を使用して計算できま す。

T_{on_min}+9.82 * 10⁻¹¹* R_{T_on_min})4.66 * 10⁻⁸[ms]

(eq. 6)

T_{off_min}+9.56 * 10⁻¹¹* R_{T_off_min})5.397 * 10⁻⁸[ms]

(eq. 7)

T

on

/T

off時間が可能な最小値付近に選択された場 合、内部タイミング・コンパレータの遅延が式

6

お よび

7

の精度に影響することに注意してください。

Figure 49

および

50

の測定最小オンおよびオフ時間チ ャートを参照してください。

0 1 2 3 4 5 6

0 10 20 30 40 50 60

R_{min_Ton} (kW) Ton_MIN (ms)

Figure 49. Min T_on Adjust Characteristic

0 1 2 3 4 5 6

0 10 20 30 40 50 60

R_{min_Toff} (kW) Toff_MIN (ms)

Figure 50. Min T_off Adjust Characteristic

Min_T

_onおよび

/

または

Min_T

_off入力が

GND

に短絡 されて発生する可能性がある問題を防止するため に、絶対最小

T

on時間は内部で

300 ns

にクランプさ れ、最小

T

off時間は

600 ns

にクランプされます。

アプリケーションによっては、適応可能な最小オ ンまたはオフ時間ブランキング期間が要求されま

す。

NCP4303

の場合、外部

NPN

トランジスタを使用 してブランキング期間を調節できます

(Figure 51

を参 照

)

。変調信号は、負荷電流または帰還レギュレータ 電圧に基づいて生成できます。

Figure 51. Possible Connection for Min T_on and T_off Modulation 非常に広い動作周波数範囲を持つ

LLC

アプリケー

ションで、要求される最大動作周波数を達成するた めには、最小オン時間と最小オフ時間をできるだけ 短くすることが必要です。ただし、

LLC

コンバータ が低周波で動作しているときは、最小オフ時間では 短かすぎる場合があります。低ライン電圧および軽

負荷条件で動作中の

LLC

で生じる可能性がある問題 を解消するには、最小オフ時間ブランキング期間

を、抵抗

R

_drain1および反対側の

MOSFET

のドレイン

から接続された抵抗

R

_drain2を使用して延長すること ができます

(Figure 52

を参照

)

。

Figure 52. Possible Connection for Min Toff Prolongation in LLC Applications with Wide Operating Frequency Range

なお、

R

drain1と

R

drain2は、

Min_Toff

調整ピンに流れ 込む最大パルス電流が

10 mA

以下になるように設定 する必要があります。

Min_T

_offおよび

Min_T

_onピンの 電圧は内部の保護用ツェナー・ダイオードで

10 V

に クランプされます。

&4;<0=>

SR

システムの

MOSFET

ドライバでの電力消費を検 討することが重要です。外部ゲート抵抗がなく、

MOSFET

の内部ゲート抵抗が非常に小さい場合、

ゲート電荷に関連するほぼすべてのエネルギーはド ライバで消費されます。したがって、過熱を避け、

効率を最適化するために、目的のアプリケーション における

SR

ドライバの電力損失をチェックすること が必要です。

SR

システムでは､スレッショルド・レベル

V

th_cs_on

が

0 V

以下のため、ターンオン前に

SR MOSFET

のボ

ディ・ダイオードが導通し始めます。一方、

SR

MOSFET

のターンオフ・プロセスは、常にドレイン

・ソース間電圧が十分立ち上がる前に始まります。

したがって、同期整流システムに組み込まれた

MOSFET

スイッチは、常にゼロ電圧スイッチング

(ZVS)

条件下で動作します。

以下のステップは、

NCP4303A/B

のコントローラ の電力消費とダイ温度を概算する方法を示します。

なお、実際の結果は

PCB

レイアウトが熱抵抗に与え る影響によって変動することがあります。

/?@1 − MOSFET0ABC/DEFG

ZVS

動作中は、ゲート・ドレイン間容量は、ドレ イン・ソース間電圧がゼロに近く、その変化は無視 できるため、ハード・スイッチング・システムでの ようなミラー効果は持ちません。

Figure 53. Typical MOSFET Capacitances Dependency on V_ds and V_gs Voltages C_iss+C_gs)C_gd C_rss+C_gd C_oss+C_ds)C_gd

したがって、

ZVS

モード動作している

MOSFET

の 入力容量はゲート・ソース間およびゲート・ドレイ ン間容量の並列容量

(

すなわち、与えられたゲート・

ソース間電圧に対する

C

_iss容量

)

で与えられます。

市販されている大部分の

MOSFET

の総ゲート電荷

Q

_{g_total}はハード・スイッチング条件に対して定義さ

れています。

SR

システムにおけるドライビング損失 を正確に計算するには、特に

ZVS

システムでの動作

に対する

MOSFET

のゲート電荷量を決定することが

必要です。メーカによっては、このパラメータを

Q

g_ZVSとして定義しています。残念ながら、ほとん

どのデータシートではこのデータが記載されていま

せん。

C

iss

(

または

Q

g_ZVS

)

パラメータが入手できない

場合は、測定する必要があります。入力容量は直線 ではないため

(Figure 53

を参照

)

、与えられたゲート 電圧クランプ・レベルに対して評価する必要がある ことに注意してください。

/?@ 2 −IABJKL0=>

ゲート・ドライブ損失は、ゲート・ドライバ・ク ランプ電圧によって影響されます。ゲート・ドライ バ・クランプ電圧の選択は、使用される

MOSFET

の タイプ

(

スレッショルド電圧対チャネル抵抗の関係

)

によって決まります。ゲート・ドライバ・クランプ 電圧を選択するときは、総電力損失

(

ドライブ損失と 伝導損失

)

を考慮する必要があります。今日の

SR

シ ステム向け

MOSFET

の大部分は、

5 V

の

V

_gs電圧に対

して低い

R

_DS(on)を持っているため、

NCP4303B

の使

用が適しています。しかし、市場には依然として高 いゲート・ソース間電圧を要求する大きな

MOSFET

グループがあり、この場合は

NCP4303A

を使用する 必要があります。

総ドライビング損失は、選択したゲート・ドライ バ・クランプ電圧と

MOSFET

の入力容量を使用して 計算できます。

P_{DRV_total}+V_CC@V_clamp@C_{g_ZVS}@f_SW (eq. 8)

ここで、

V

_ccは

NCP4303x

の電源電圧、

V

_clamp はドライバ・クランプ電圧、

C

_{g_ZVS}は

ZVS

モードでの

MOSFET

のゲート・ソース

間容量、

f

_swは、対象アプリケーションのスイッチング周波数 です。総ドライビング電力損失は

IC

内でのみ消費される とは限らず、外部ゲート抵抗

(

使用されている場合

)

や

MOSFET

の内部ゲート抵抗などの外部抵抗でも消

費されます

(Figure 54

参照

)

。

NCP4303A/B

はクランプ されたドライバを備えているため、ハイサイド部分 は等価抵抗と直列電圧源を持つ通常のドライバ・ス イッチとしてモデル化できます。ローサイド・ドラ イバ・スイッチ抵抗はターンオフ時にすぐに減少し ないため、計算には等価的な値

(R

_{drv_low_eq}

)

を使用す る必要があります。この方法では電力損失の計算が 簡単になりますが、許容可能な精度を提供します。

内部ドライバの電力消費は、式

9

で計算できます。

Figure 54. Equivalent Schematic of Gate Drive Circuitry

P_{DRV_IC}+1

2@C_{g_ZVS}@V_clamp²@f_SW@

ǒ

R_{drv_low_eq}^Rdrv_low_eq)R_{g_ext})R_{g_int}

Ǔ

^{)Cg_ZVS@Vclamp@fSW@}

^ǒ

^VCC*Vclamp

^Ǔ

(eq. 9)

)1

2@C_{g_ZVS}@V_clamp²@f_SW@

ǒ

^Rdrv_high_eq

Rdrv_high_eq)R_{g_ext})R_{g_int}

Ǔ

ここで、

R

_{drv_low_eq}は、

NCP4303x

ドライバのローサイド・ス

イッチの等価抵抗

(1.55 W )

、

R

drv_low_eqは、

NCP4303x

ドライバのハイサイド・ス

イッチの等価抵抗

(7 W )

、

R

g_extは、外部ゲート抵抗

(

使用されている場合

)

、

R

_{g_int}は、

MOSFET

の内部ゲート抵抗です。

/?@ 3 − IC0&4;<0=>

このステップでは、

IC

内部の電力消費に関連する 電力損失を計算します。この電力損失は、電流

I

_CCと

IC

の供給電圧によって与えられます。電流

I

_CCはスイ ッ チ ン グ 周波 数に 依 存 し 、 ま た

Min_T

_onお よ び

Min_T

offピンから流出する電流も存在するため､選択 された最小

T

onおよび最小

T

off時間にも依存します。

こ れ ら の損失 を計 算す る最も正 確な方 法は 、

C

load

= 0 nF

、与えられた

Min_Ton

および

Min_Toff

調整 抵抗で、

IC

が目標周波数でスイッチングしていると きの電流

I

ccを測定することです。ドライバに負荷が 接続されていないときの標準的な

IC

電力消費チャー トについて、

Figure 55

も参照してください。

IC

の消 費損失は次式で計算することができます。

P_ICC+V_CC@I_CC (eq. 10)

/?@ 4 − IC,MNOP=>

総内部電力損失

(

ドライバ電力損失と

IC

内部の電力 損失の合計

)

が求まったら、ダイ温度を計算すること ができます。

SO−8

パッケージの熱抵抗は、どのピン にも余分な銅プレートのない

(

標準ハンダ付けポイン トを持つ各ピンへの

0.5 mm

配線を有する

)

厚さ

35 m m

の銅に対する最大定格表で規定されています。

ダイ温度は次式で計算されます。

T_DIE+

ǒ

^P_{DRV_IC})P_ICC

Ǔ

@R_qJ*A)T_A (eq. 11)

ここで、

P

_{DRV_IC}は、

IC

ドライバの内部電力消費、

P

Iccは、

IC

コントローラの内部電力消費、

R

_qJAは、接合部から周囲までの熱抵抗、

T

Aは、周囲温度です。

Figure 55. IC Power Consumption as a Function of Frequency for C_load = 0 nF,

R_{ton_min} = R_{toff_min} = 5 kW 0

20 40 60 80 100 120 140 160 180

50 100 150 200 250 300 350 400 450 500 OPERATING FREQUENCY (kHz)

POWER CONSUMTION (mW) NCP4303B,

V_CC = 12 V NCP4303B,

V_CC = 30 V

NCP4303A, V_CC = 12 V NCP4303A,

V_CC = 30 V

0 50 100 150 200 250 300 350 400

50 100 150 200 250 300 350 400 450 500

POWER CONSUMTION (mW)

OPERATING FREQUENCY (kHz) Figure 56. IC Power Consumption as a Function of Frequency for C_load = 1 nF,

R_{ton_min} = R_{toff_min} = 5 kW NCP4303B, V_CC = 30 V

NCP4303B, V_CC = 12 V

NCP4303A, V_CC = 12 V NCP4303A,

V_CC = 30 V

Figure 57. IC Power Consumption as a Function of Frequency for C_load = 10 nF, R_{ton_min} = R_{toff_min} = 5 kW 0

100 200 300 400 500 600 700 800

50 100 150 200 250 300 350 400 450 500

POWER CONSUMTION (mW)

OPERATING FREQUENCY (kHz) NCP4303B,

V_CC = 30 V

NCP4303B, V_CC = 12 V

NCP4303A, V_CC = 12 V NCP4303A, V_CC = 30 V

65 W,.0Q=R

これは

NCP4303A

を使用した広い入力範囲のアプ リケーションです。アプリケーションは、全負荷状 態および

Vin < 130 Vac

で

CCM

モードに入ります。

このアプリケーションで測定された効率の結果を

Figure 58

および

59

に示します。

12 V/5.5 V

アダプタの アプリケーション回路構成を

Figure 60

に示します。

Figure 58.

85 87 89 91 93 95 97

0 1 2 3 4 5 6

h (%)

I_out (A)

Figure 59.

85 86 87 88 89 90 91 92

0 1 2 3 4 5 6

h (%)

I_out (A)

Figure 60. 65 W Adapter, V_in = 85 − 265 Vac, V_out = 12 V / 5.5 A

!"

!# !#

$

% % &

$ !# $

'

%%

(

(

$ )

'

* +!* +! !*, $

( )

)

-

$

(

, ,$

$).$). )/

!#,# )

/

/(

/ /

** )) ))

$.)

#-$")$ )) ))

)) $). /) )/) *$

)/)/

,) )

/

)/

/

))$ ))$))$ 0

**1

))$

))$

))$

))$

))$

-,! $$)) .234+$++)

.234+$++ /$/$ )

)

$

,) )/)/)/ .))

$

))")$5

**

/)

)).)

/

,"-)

.$) / **)

/

Figure 61. CCM Flyback Application with SR Sleep Mode Implemented via VCC Pin