ディジタル回路 #12 2013/7/6
第９章 メモリとプログラマブルデバイス 1. RAM (Random Access Memory)
○ 2 次元アレイ状に並んだ、1 ビット記憶のひとつを、アドレス信号により指定して、
記憶データを読み出すか、もしくは外部からデータを書き込むことができる。 このよ うな高速な読み出し、書き込みを“ランダムアクセス”と呼ぶ。
○ 電源を切ると、一般にはデータが消滅する（揮発性）である。
（a） SRAM 図９・１
1 ビットのメモリは NOT ゲート 2 個と NMOS 2 個が一般的 D-FF を 2 次元的に配置しても実現できる。
特徴：DRAM に比べて、1 ビットメモリの回路規模が大きく、高コストであるが高速性 があるので、コンピュータキャッシュメモリや、小規模高速メモリ用途に使用される。
（ｂ）DRAM 図９．３
1 ビットのメモリはコンデンサ 1 個と NMOS1 個が一般的
○コンデンサにより微小な電荷を蓄積することで、’1’か‘０’の情報を記憶する。
○上記微小電荷は漏れ電流により時間とともに減少するので、“リフレッシュ”と呼ば れる動作「データを読み出して、再度書き込みをする」を行っている。
問１．D-FF を用いて、16 ビットの SRAM メモリを設計せよ。
クロック信号を CLK
アドレス信号を A0, A1, A2, A3 書き込み・読み出し制御信号を WE
データ入力を DIN データ出力を DOUT とする。
ディジ
2. RO RAM ROM
（a）マ 工場 ータの
（ｂ）フ デー る程
問２．
か？
3. プ 論理
（a）L
ジタル回路
OM (Read O M と同様にラ M は電源を切
マスク ROM 場出荷時に、
の変更がで フラッシュメ ータ消去をブ 度高速なメ
．フラッシュ
プログラマブ 理回路の機能
LUT による組
#12 2013/
Only Memo ランダムアク
切ってもデー M
記憶データ できない。（昔 メモリ
ブロック単位 メモリ。不揮
ュメモリのメモ
ルデバイス 能をデータを
組み合わせ /7/6
ry)
クセス可能で ータが消失
タを決める配 昔のゲーム
で行い、デ 発性。 （U
モリセル（1
ス
を設定する せ回路の実現
であるが、書 失しない。（不
配線構造等 ムカセット）
データの書き SB メモリ、
ビットを記憶
ことで、プロ 現
書き込みが 不揮発性とい
等が決められ
き込みは RA デジカメの
憶する部分
ログラマブル
が低速等など いう）
れたもの。ユ
AM に比べて 記憶媒体）
）の構造は
ルに実現でき
ど制限がある
ユーザは記
ては遅いが
はどのような
きるデバイス る。
憶エ
が、あ
もの
ス。
ディジ
（b）F
論理
CLB Look D-Fl Look
ジタル回路
FPGA の構造
理ブロックの例
: Configura k-up table f
ip-Flops k-up Table
#12 2013/
造
例
ble Logic B for combina
/7/6
Block
ational logicc
ディジ
宿題 １）D- クロッ アドレ 書き デー デー ２）フ か？
３）以
以上
ジタル回路
題１０ 学籍 -FF を用い ック信号を レス信号を
込み・読み ータ入力を D ータ出力を D フラッシュメモ
以下の組み合
上
#12 2013/
籍番号 名前 いて、16 ビッ
CLK A0, A1, A2 出し制御信 DIN
DOUT とする モリのメモリ
合わせ回路 /7/6
前 日付 を ットの SRAM
, A3 信号を
る。
リセル（1 ビッ
路を LUT 方
を書いて 提 M メモリを設
ットを記憶す
式の組み合
提出すること 設計せよ。
する部分）の
合わせ回路 と。
の構造はどの
で実現せよ
のようなもの
よ。
の
