ング損失特性はデータシートと電力変換装置で異なる。従来はデバイスシミュ レータを用いた解析や実験が行われていたが，電力変換装置の設計期間短縮に はスイッチング損失の特性を簡易に推定する手法が有効である。
そこで，インピーダンス比を用いた推定手法を示した。本手法は表計算ソフト を用いた計算により，データシートから電力変換装置のスイッチング損失特性 を推定する手法であり，従来よりも簡易である。また，本手法を応用すること で，スイッチング損失を最小化する寄生インダクタンスの設計が可能であるこ とを示した。
3. バスバー配線構造の設計手法
回路設計者は設計された寄生インダクタンスを満たす配線構造を設計する必要 がある。従来は電磁界解析を用いて配線構造の寄生インダクタンス解析や配線 構造の最適化が行われていたが，解析時間が膨大化する課題があった。また，
分割計算法は電磁界解析に比べて解析時間を短縮できるが，電力変換装置で使 用されるバスバー配線に適用すると分割数が膨大化するケースがあった。
そこで，本研究ではバスバー配線を円柱導体に分割する計算方法を提案した。
この円形分割法は従来の正方形分割に比べて分割数を1/4に削減し，計算差異 が0.5%以下であることを明らかにした。また，本計算方法を用いてインダク タンスマップを提案し，バスバー配線構造と寄生インダクタンスの関係性を明 確化するとともに，インダクタンスマップを応用することで所望の寄生インダ クタンスを満たす構造パラメータを設計できることを示した。
サージ電圧，短絡電流，スイッチング損失である。寄生インダクタンスはスイッ チング波形に影響を与えるためノイズも変化し，特に高速スイッチング動作時 にはノイズが顕著となるため検討項目として追加が必要である。また，ノイズ 規格は電力変換装置のアプリケーションで異なるため，インピーダンス比のよ うな統一された設計指標が必要と考える。
2. パワーデバイスや短絡保護回路との連携設計の検討
短絡耐量はパワーデバイスや短絡保護回路の設計と密接な関係がある。本研究 で提案した寄生インダクタンスの設計技術のみならず，他の技術と連携して電 力変換装置を高性能化する必要があると考える。
参考文献
[1] 「平成27年度エネルギーに関する年次報告 (エネルギー白書2016) 第1部 第3 章 パリ協定を踏まえたエネルギー政策の変革」, 経済産業省 資源エネルギー庁 HP
[2]「SIP (戦略的イノベーション創造プログラム 次世代パワーエレクトロニクス(ど
こでもパワエレ機器で豊かな省エネ社会) 研究開発計画」, 国立研究開発法人 新 エネルギー・産業技術総合開発機構HP
[3] 目黒 光, 堤 和哉, 一瀬 雅哉, 伊藤 智道, 菊池 輝: 「パワーコンディショナーの電 源環境対応技術」, 日立評論, Vol. 96, No. 6, pp. 33-36 (2014)
[4] 小松 宏禎, 狼 智久, 野村 純一, 左右田 学, 安保 達明: 「風力発電用 PCS の開 発」, 電気学会産業応用部門大会, 1-82, pp. I485-I488 (2010)
[5] T. Amimoto and T. Okuda, “Performance Verification of High-Efficiency PV Power Conditioner Integrated with SiC MOSFETs and Cooperative Control Method”,IEEJ Trans. on Ind. Appl., Vol. 136, No. 7, pp. 450-455 (2016) (in Japanese)
綱元 健志, 奥田 達也: 「SiC MOSFETと協調制御方式を用いた高効率太陽光 発電用パワーコンディショナの検証」, 電学論D, Vol. 136, No. 7, pp. 450-455 (2016)
[6] S. Omata and T. Shimizu, “Design Method for EMI Filters Connected to Both DC- and AC-ports of a Residential-Use Photovoltaic Power Condi-tioner”, IEEJ Trans. on Ind. Appl., Vol. 135, No. 12, pp. 1207-1216 (2015) (in Japanese)
小俣 晋平,清水 敏久: 「家庭用太陽光発電用パワーコンディショナの入出力EMI
フィルタ設計手法」, 電学論D, Vol. 135, No. 12, pp. 1207-1216 (2016)
[7] 三村 英之,相原 孝志 永山 祐一, 宮田 博昭. 内山倫行: 「大規模太陽光発電システ ムの開発」, 日立評論, Vol. 91, No. 03, pp. 56-59 (2009)
[8] 矢後 賢次, 腰 一昭: 「風力発電の系統連系システム」, 富士時報, Vol. 78, No. 6, pp. 439-445 (2005)
[9] K. Goto, H. Nagata, N. Miwa, and T. Sawahata, “Small Packaging Technique for a Converter of an Iron and Steel Drive System”, IEEJ Trans. on Ind.
Appl., Vol. 136, No. 12, pp. 985-990 (2016) (in Japanese)
後藤 研吾，永田 寛,三輪 直樹, 澤畠 達大: 「鉄鋼圧延ドライブ装置の小型実装技 術の開発」, 電学論D, Vol. 136, No. 12, pp. 985-990 (2016)
[10] 西郷 宏治, 山衛守 貴博, 中川 雅之: 「産業・社会ソリューションにおけるドライ ブ・電源技術」, 富士時報, Vol. 82, No. 2, pp. 114-119 (2009)
[11] 西野 浩介: 「世界で強化される自動車燃費規制とその影響」, 株式会社三井物産 戦略研究所レポート (2015)
[12] 「2016年版 HEV，EV関連市場徹底分析調査」, 株式会社矢野経済 (2016) [13] R. Mizutani, T. Tachibana, M. Morimoto, K. Akatsu, and N. Hoshi, “Electric
Drive Technologies Contributing to Low-Fuel-Consumption Vehicles”, IEEJ Trans. on Ind. Appl., Vol. 135, No. 9, pp. 884-891 (2015) (in Japanese) 水谷 良治, 立花 武, 森本 雅之, 赤津 観, 星 伸一: 「自動車の低燃費化に貢献する 電動化技術」, 電学論D, Vol. 135, No. 9, pp. 884-891 (2015)
[14] T. Teratani, “Impact of DC48V on Automotive Power Supply Systems”,IEEJ Trans. on Ind. Appl., Vol. 135, No. 9, pp. 892-897 (2015) (in Japanese) 寺谷 達夫: 「自動車電源DC48Vのインパクト-DC42Vとの日アックとDC60V 以下の将来展望-」, 電学論D, Vol. 135, No. 9, pp. 892-897 (2015)
[15] UNIFE, “Worldwide Rail Market Study - status quo and outlook 2016”
[16] 真保 光男: 「より環境負荷の小さい鉄道システムを目指して」, 独立行政法人交 通安全環境研究所研究発表会資料(2013)
[17] 小西 茂雄, 馬場 謙二, 大宮司 充: 「無効電力補償装置」, 富士時報, Vol. 74, No.
5, pp. 289-295 (2001)
[18] 畑 正, 寺澤 清, 仲田 清, 佐藤 春雄, 三宅 亙: 「東日本旅客鉄道株式会社E231系 電車のインバータ駆動システム」, Vol. 82, No. 4, pp. 41-44 (2000)
[19] 仲田 清, 関澤 俊彦,長洲 正浩, 原 康浩: 「鉄道車両用1,500 kVAの小型・高効率 インバータ」, 日立評論, Vol. 82, No. 4, pp. 37-40 (2000)
[20] 中沢 洋介, 青山 育也, 安岡 育雄: 「IEGT適用による鉄道車両用主変換装置の小 型・軽量・高効率化」, 東芝レビュー, Vol. 63, No. 11, pp.15-20 (2008)
[21] N. Tega, D. Hisamoto, A. Shima, and Y. Shimamoto, “Channel Properties of SiC Trench-Etched Double-Implanted MOS (TED MOS)”, IEEE Trans. on Electron Devices, Vol. 63, No. 9, pp. 3439-3444 (2016)
[22] K. Saito, D. Kawase, M. Inaba, K. Yamamoto, K. Azuma, and S. Hayakawa,
“Suppression of reverse recovery ringing 3.3kV/450A Si/SiC hybrid in low in-ternal inductance package: Next high power density dual; nHPD2”, in Proc.
IEEE Applied Power Electron. Conf. and Exposition, APEC, pp. 283-287 (2016)
[23] K. Takao, Y. Tanaka, K. Sung, K. Wada, T. Shinohe, T. Kanai, H. Ohashi,
“3-Level Power Converter with High-Voltage SiC-PiN Diode and Hard-Gate-Driving of IEGT for Future High-Voltage Power Conversion Systems”, in Proc. IEEE Applied Power Electron. Conf. and Exposition (APEC), pp. 1101-1107 (2010)
[24] 河野 洋志, 鈴木 拓馬, 四戸 孝: 「高温で動作する低損失の1.2kV級SiC縦型パ ワーMOSFET」, 東芝レビュー, Vol. 65, No. 1, pp. 23-26 (2010)
[25] 小谷 和也, 山成 真輝, 市倉 優太, 加藤 泰浩, 葛巻 淳彦, 竹中 浩, 田井 裕通, 森田 政次, 青山育也: 「3.3 kV 1000 A All-SiCパワーモジュールの鉄道駆動システム への適用検討」, 電気学会産業応用部門大会, 1-42 (2015)
[26] 菅原 勝俊,香川 泰宏,藤原 伸夫,福井 裕,足立 亘平:「トレンチ型SiC-MOSFET」, 三菱電機技報, Vol. 90, No. 5, pp. 279-282 (2016)
[27] 梨子田 典弘, 日向 裕一朗,堀尾 真史: 「All-SiCモジュール技術」, 富士時報, Vo.
85, No. 6, pp. 403-407 (2012)
[28] 小根澤 巧, 北村 祥司, 磯 亜紀良: 「3,300 V耐圧SiCハイブリッドモジュール技 術」, 富士電機技報, Vol. 88, No. 4, pp. 249-253 (2015)
[29] K. Takao, T. Yatsuo and K. Arai, “High di/dt Switching Characteristics of a SiC Schottky Barrier Diode”,IEEJ Trans. on Ind. Appl., Vol. 124, No. 9, pp.
917-923 (2004) (in Japanese)
高尾 和人，八尾 勉，新井 和雄: 「SiCショットキーバリアダイオードの高di/dt スイッチング特性」，電学論D，Vol. 124，No. 9，pp. 917-923 (2004)
[30] M. Nakahara and K. Wada, “Loss Analysis of Magnetic Components for a Solid-State-Transformer”,IEEJ Journal of Ind. Appl., Vol. 4, No. 4, pp. 387-394 (2015)
[31] J. Itoh, T. Araki, and K. Orikawa, “Experimental Verification of EMC Filter Used for PWM Inverter with Wide Band-Gap Devices”,IEEJ Journal of Ind.
Appl., Vol. 4, No. 3, pp. 213-219 (2015)
[32] Y. Takeuchi, T. Miyoshi, T. Furukawa, M. Shiraishi and M. Mori, “A Novel Hybrid Power Module with Dual Side-gate HiGT and SiC-SBD”, Interna-tional Symposium on Power Semiconductor Devices & IC’s (ISPSD), pp.
57-60 (2017)
[33] D. Han, J. Noppakunkajorn, and B. Sarlioglu, “Comprehensive Efficiency, Weight, and Volume Comparison of SiC- and Si-Based Bidirectional DC-DC Converters for Hybrid Electric Vehicles,”IEEE Trans. on Vehicular Technol-ogy, Vol. 63, No. 7, pp. 3001-3010 (2014)
[34] S. Jandi, O. Alatise, C. Fisher, L. Ran, and P. Mawb, “An Evaluation of Sil-icon Carbide Unipolar Technologies for Electric Vehicle Drive-Trains”, IEEE J. Emerg. Sel. Topics Power Electron., Vol. 2, No. 3, pp. 517-528 (2014) [35] H. A. Mantooth, D. Glover, and P. Shepherd, “Wide Bandgap Technologies
and Their Implications on Miniaturizing Power Electronics Systems”, IEEE J. Emerg. Sel. Topics Power Electron., Vol. 2, No. 3, pp. 374-385 (2014)
[36] K. Aoyama, N. Motoi, Y. Tsuruta, and A. Kawamura, “High Efficiency En-ergy Conversion System for Decreases in Electric Vehicle Battery Terminal Voltage”,IEEJ Journal of Ind. Appl., Vol. 5, No. 1, pp. 12-19 (2015)
[37] K. Ishikawa, K. Ogawa, and M. Nagasu, “Traction Inverter that Applies Hy-brid Module Using 3 kV SiC-SBDs and High-speed Drive Circuit”, IEEJ Trans. on Ind. Appl., Vol. 135, No. 5, pp. 531-538 (2015) (in Japanese) 石川 勝美，小川 和俊，長洲 正浩: 「3kV級SiCショットキーバリアダイオード を搭載したハイブリッドモジュールと高速駆動を併用した鉄道インバータ」，電 学論D，Vol. 135，No. 5，pp. 531-538 (2015)
[38] A. L-Masich, H. V-Blavi, J. M. B-Moncusf, and L. M-Salamero, “A High-Voltage SiC-Based Boost PFC for LED Applications”,IEEE Trans. on Power Electron., Vol. 31, No. 2, pp. 1633-1642 (2016)
[39] 菅原 徹大, 山下 良範, 中嶋 幸夫: 「SiCパワーモジュールの主回路素子への適用 技術」, 三菱電機技報, Vol. 9, No. 90, pp. 517-520 (2016)
[40] 河村 恒毅, 真木 康次, 小泉 聡志: 「All-SiC素子を適用した鉄道車両用高効率補 助回路システム」, 東芝レビュー, Vol. 9, No. 9, pp. 39-42 (2014)
[41] 小根澤 巧, 北村 祥司, 磯 亜紀良: 「1,700V耐圧SiCハイブリッドモジュール」, 富士電機技報, Vol. 88, No. 4, pp. 245-248 (2015)
[42] K. Yuasa, S. Nakamichi, and I. Omura, “Ultra High Speed Short Circuit Protection for IGBT with Gate Charge Sensing”, International Symposium on Power Semiconductor Devices & IC’s (ISPSD), pp. 37-40 (2010)
[43] M. C. Caponet, F. Profumo, R. W. De Doncker, and A. Tenconi, “Low Stray Inductance Bus Bar Design and Construction for Good EMC Performance in Power Electronic Circuits”, IEEE Trans. on Power Electron., Vol. 17, No. 2, pp. 225-231 (2002)
[44] V. John, B-S. Suh, and T. A. Lipo, “Fast-Clamped Short-Circuit Protection of IGBT’s”,IEEE Trans. on Ind. Appl., Vol. 35, No. 2, pp. 477-486 (1999) [45] H. Wen, W. Xiao H. Li and X. Wen, “Analysis and minimization of DC bus
surge voltage for electric vehicle application”,IEEE IET Electr. Syst. Transp., Vol. 2, No. 2, pp. 68-76 (2012)
[46] R. Bayerer and D. Domes, “Power circuit design for clean switching”, in Proc.
International Conf. on Integrated Power Systems (CIPS) (2010) [47] Rohm, Appl. Note, “SiC Power Devices and Modules” (2014)
[48] J. Fabre, P. Ladoux, and M. Piton, “Characterization and Implementation of Dual-SiC MOSFET Modules for Future Use in Traction Converters”, IEEE Trans. on Power Electron., Vol. 30, No. 8, pp. 4079-4090 (2015)
[49] T. Liu, R. Ning, T. T. Y. Wong, and Z. J. Shen, “Modeling and Analysis of SiC MOSFET Switching Oscillations”, IEEE J. Emerg. Sel. Topics Power Electron., Vol. 4, No. 3, pp. 747-756 (2016)
[50] A. Abrishamifar, R. Lourakzadegan, R. Esmaili, and M. Arefian, “Design and Construction of a Bus Bar Spike Reduction in an Industrial Inverter”, inProc. Power Electron. & Drive Systems & Technologies Conf.(PEDSTC), pp. 13-17 (2010)
[51] L. Yuan, H. Yu, X. Wang, and Z. Zhao, “Design, Simulation and Analysis of the Low Stray Inductance Bus Bar for Voltage Source Inverters”, in Proc.
International Conf. on Electrical Machines and Systems (ICEMS), pp. 1-5 (2011)
[52] M. Oshima, T. Maeda, and H. Muratsu, “Mega Solar PCS Incorporating All-SiC Module PVI1000 AJ-3/1000”,FUJI ELECTRIC REVIEW, Vol. 61, No.
1, pp. 11-16 (2015)
[53] P. Nayak, V. M. Krishna, K. Vasudevakrishna, and K. Hatua, “Study of the Effects of Parasitic Inductances and Device Capacitances on 1200 V, 35 A SiC MOSFET Based Voltage Source Inverter Design”, inProc. IEEE International Conf. on Power Electron., Drives and Energy Systems (PEDES), pp. 1-6 (2014)
[54] W. Zhang, X. Huang, Z. Liu, F. C. Lee, S. She, W. Du, and Q. Li, “A
New Package of High-Voltage Cascode Gallium Nitride Device for Megahertz Operation”, IEEE Trans. on Power Electron., Vol. 31, No. 2, pp. 1344-1353 (2016)
[55] K. Shirabe, M. M. Swamy, J-K. Kang, M. Hisatsune, Y. Wu, D. Kebort and J. Honea, “Efficiency Comparison Between Si-IGBT-Based Drive and GaN-Based Drive”, IEEE Trans. on Ind. Appl., Vol. 50, No. 1, pp. 566-572 (2014) [56] J. Noppakunkajorn, D. Han, and B. Sarlioglu, “Analysis of High-Speed PCB With SiC Devices by Investigating Turn-Off Overvoltage and Interconnection Inductance Influence”, IEEE Trans. on Power Electron., Vol. 1, No. 2, pp.
118-125 (2015)
[57] K. Sasagawa, Y. Abe, and K. Matsuse, “Study on Gate-Controlled Protection Mehtod for IGBTs Under A Short-Circuit Condition”, IEEJ Trans. on Ind.
Appl., Vol. 127, No. 5, pp. 478-484 (2007) (in Japanese)
笹川 清明,阿部 康,松瀬 貢規: 「ゲート波形制御によるIGBT短絡保護方式の検 討」, 電学論D, Vol. 127, No. 5, pp. 478-484 (2007)
[58] A. Nishigaki, H. Umegami, T. Mishima, F. Hattori, and M. Yamamoto,
“An Analysis of False Turn-on Mechanism on Semiconductor Devices”, IEEJ Trans. on Electron. Information and Systems, Vol. 125, No. 7, pp. 769-775 (2015) (in Japanese)
西垣 彰紘, 梅上 大勝, 三島 大地, 服部 文哉, 山本 真義: 「半導体デバイスの誤点 呼メカニズムに関する研究」, 電学論C, Vol. 125, No. 7, pp. 769-775 (2015) [59] L. Chen and F. Z. Peng, “Active Fault Protection for High Power IGBTs”, in
Proc. IEEE Applied Power Electron. Conf. and Exposition (APEC) (2009) [60] R. Pagano, Y. Chen, K. Smedley, S. Musumeci, and A. Raciti, “Short Circuit
Analysis and Protection of Power Module IGBTs”, in Proc. IEEE Applied Power Electron. Conf. and Exposition (APEC), Vol. 2, pp. 777-783 (2005) [61] K. Ishikawa, M. Sasaki, and S. Ogasawara, “Development of 600 V Driver IC
for Large-Current IGBT Using New Short Circuit Protection”, IEEJ Trans.
on Ind. Appl., Vol. 134, No. 9, pp. 807-814 (2014) (in Japanese)
石川 勝美, 佐々木 正貴, 小笠原 悟司: 「新しい電圧検出型高速短絡保護回路 を有する大電流IGBT用600V ドライバIC」, 電学論D, Vol. 134, No. 9, pp.
807-814 (2014)
[62] Y. Ren, M. Xu, J. Zhou, and F. C. Lee, “Analytical Loss Model of Power MOSFET”, IEEE Trans. on Power Electron., Vol. 21, No. 2, pp. 310-319 (2006)
[63] X. Huang, Q. Li, Z. Liu, and F. C. Lee, “Analytical Loss Model of High Volt-age GaN HEMT in Cascode Configuration”,IEEE Trans. on Power Electron., Vol. 9, No. 2, pp. 2208-2219 (2014)
[64] K. Wang, X. Yang, H. Li, H. Ma, X. Zeng, and W. Chen, “An Analytical Switching Process Model of Low-Voltage eGaN HEMTs for Loss Calculation”, IEEE Trans. on Power Electron., Vol. 31, No. 1, pp. 635-647 (2016)
[65] A. Nakajima, K. Takao, and H. Ohashi: “GaN Power Transistor Modeling for High-Speed Converter Circuit Design”,IEEE Trans. on Electron Devices, Vol. 60, No. 2, pp. 646-652 (2013)
[66] M. Kamaga, K. Sung, and H. Ohashi, “A Study on Switching Frequency Limitation in Combination of Si-IGBT and SiC-SBD”, Vol. 128, No. 5, pp.
569-576 (2008) (in Japanese)
釜我 昌武, K. Sung,大橋 弘通:「変換器高周波化のためのSi-IGBTとSiC-SBD の検討」, 電学論D, Vol. 128, No. 5, pp. 569-576 (2008)
[67] Y. Xiao, H. N. Shah, R. Natarajan, E. J. Rymaszewski, T. P. Chow, and R. J. Gutmann : “Integrated Flip-Chip Flex-Circuit Packaging for Power Electronics Applications”, IEEE Trans. on Power Electron., Vol. 19, No. 2, pp.515-522 (2004)
[68] Z. Chen, D. Boroyevich, and R. Burgos: “Experimental Parametric Study of the Parasitic Inductance Influence on MOSFET Switching Characteristics”, in Proc. International Power Electron. Conf. (IPEC), pp. 164-169 (2010)
[69] J. Wang, H. S-h. Chung, and R. T-h. Li, “Characterization and Experimental Assessment of Effects of Parasitic Elements on MOSFET Switching Perfor-mance”,IEEE Trans. on Power Electron., Vol. 28, No. 1, pp. 573-590 (2013) [70] Y. Xiao, H. Shah, T. P. Chow, and R. J. Gutmann: “Analytical Modeling and Experimental Evaluation of Interconnect Parasitic Inductance on MOSFET Switching Characteristic”, in Proc. IEEE Applied Power Electron. Conf. and Exposition (APEC), Vol. 1, pp. 516-521 (2004)
[71] K. Takao, K, Adachi, Y, Hayashi, and H, Ohashi: “Novel Power Loss Limit Analysis Method for High-speed, Ultra-low Loss Converter”, in Proc. IEEE Power Electron. Specialists Conf. (PESC), pp. 201-207 (2005)
[72] Y. Shen, J. Jiang, Y. Xiong, Y. Deng, and X. He, Z. Zeng: “Parasitic Induc-tance Effects on the Switching Loss Measurement of Power Semiconductor Devices”, in Proc. IEEE International Symposium on Ind. Electron. (ISIE), Vol. 2, pp. 847-852 (2006)
[73] S. Hayashi and K. Wada, “Implementation of a Gate Drive Circuit for Reduc-ing SwitchReduc-ing Loss and Surge Voltage”, Vol. 136, No. 10, pp. 791-797 (2016) (in Japanese)
林 真一郎, 和田 圭二: 「スイッチング損失とサージ電圧の低減に着目したゲート 駆動回路実装」, 電学論D, Vol. 136, No. 10, pp. 791-797 (2016)
[74] 高尾 和人, 林 祐輔, 大橋 弘通, 清水 敏久, 佐藤 之彦: 「限界損失モデルをベース とした高電力密度化設計法」, 産業応用部門大会, 1-O6-5 (2006)
[75] Y. Hayashi, K. Takao, K. Adachi, H. Ohashi: “Design Consideration for High Output Power Density (OPD) Converter Based on Power-loss Limit Analysis Method”, in Proc. European Conf. on Power Electron. and Appl.
(EPE) (2005)
[76] K. Takao, K. Adachi, Y. Hayashi, H. Ohashi: “Marginal Power Loss Extrac-tion Method for Future High Output Power Density Converter”,IEEJ Trans.
on Ind. Appl., Vol. 126, No. 5, pp. 615-621 (2006)
[77] S. Igarashi, S. Takizawa, K, Kuroki, and T. Shimizu: “Analysis and Reduction Methods of EMI Radiational Noise from Converter System”,IEEJ Trans. on Ind. Appl., Vol. 118, No. 6, pp. 757-766 (1998) (in Japanese)
五十嵐 征輝, 滝沢 聡毅, 黒木 一男, 清水 敏久: 「電力変換装置から放射される電 磁ノイズの解析と低減方法」, 電学論D, Vol. 118, No. 6, pp. 757-766 (1998) [78] 玉手 道雄, 林 美和子, 皆見 崇之: 「パワーエレクトロニクス機器のEMC対応設
計技術による信頼性向上」, 富士時報, Vol. 84, No. 2, pp. 147-151 (2011) [79] Z. Ariga and K. Wada: “Analysis of Electromagnetic Induced Noise with
Laminated Bus Bar”,IEEJ Trans. on Ind. Appl., Vol. 132, No. 2, pp. 288-294 (2012) (in Japanese)
有賀 善之介, 和田 圭二: 「ラミネートブスバー近傍における電磁誘導ノイズの解 析」, 電学論D, Vol. 132, No. 2, pp. 288-294 (2012)
[80] D. O. Thomas, M. Sylvain, G. Jean-Michel, J.-L. Schanen, and A. Perregaux:
“Reduction of conducted EMC using busbar stray elements”, IEEE Applied Power Electron. Conf. and Exposition (APEC), pp. 2028-2033 (2009)
[81] R. Schnell, S. Hartmann, D. Truessell, F. Fischer, A. Baschnagel, and M.
Rahimo, “LinPaK, a new low inductive phase-leg IGBT module with easy paralleling for high power density converter designs”, in Proc. International Exhibition and Conf. for Power Electron. (PCIM), pp. 1-8 (2015)
[82] T. Yamamoto, K. Hasegawa, M. Ishida, and K. Takao: “Switching Simulation of SiC High-Power Module with Low Parasitic Inductance”, in Proc. 2014 International Power Electron. Conf. (IPEC-Hiroshima 2014- ECCE Asia), pp. 3707-3711 (2014)
[83] C. R. Muller and R. Bayerer, “Low-inductive inverter concept by 200 A / 1200 A half bridge in and EasyPACK2B - following strip-line design”, inProc.
International Conf. on Integrated Power Systems (CIPS), pp. 1-6 (2014) [84] S. Li, L. M. Tolbert, F. Wang, and F. Z. Peng, “Stray Inductance Reduction of
Commutation Loop in the P-cell and N-cell-Based IGBT Phase Leg Module”,
IEEE Trans. on Power Electron., Vol. 29, No. 7, pp. 3616-3624, (2014) [85] T. Ohi, T. Okuda, H. Muto, T. Kikunaga, and H. Matsumoto: ”Analysis
and Measurement of Chip Current Imbalance Caused by the Difference of Impedance of Each Parallel Circuit in a Power Module”, T. IEE Japan, Vol.
121, No. 3, pp. 333-339 (2001) (in Japanese)
大井 健史, 奥田 達也, 武藤 浩隆, 菊永 敏之, 松本 秀雄: 「パワーモジュール内部 の配線形状に起因する分流アンバランスの解析と実験的検証」, 電学論D, Vol.
121, No. 3, pp. 333-339 (2001)
[86] T. Okuda, T. Urakabe, and T. Ohi: “Method for Equalizing Switching Loss of MOSFETs Caused by the Wiring Structure Connected in Parallel”, IEEJ Trans. on Ind. Appl., Vol. 129, No. 6, pp. 622-627 (2009) (in Japanese) 奥田 達也, 浦壁 貴弘, 大井 健史: 「配線構造に起因する多並列MOSFET のス イッチング損失均等化」, 電学論D, Vol. 129, No. 6, pp. 622-627 (2009)
[87] 長井 真一郎, 中澤 知之, 鈴木 靖, 植木 浩一: 「受動部品における技術動向」, 電 気学会全国大会, 4-S20-6 (2009)
[88] 小関 国夫, 栗本 佳典, 森田 裕一: 「大電力NPCインバータの開発」, 日本加速 器学会年会, WEPS048, pp. 493-496 (2012)
[89] N. F. Will and E. Fischer: “New Electrolytic Capacitors with Low Inductance Simplify Inverter”, in Proc. IEEE Ind. Appl. Conf., Vol. 5, pp. 3059-3062 (2000)
[90] T. Ebel: “New concepts of capacitor designs in power electronics”, inProc. In-ternational Conf. on Integrated Power Electron. (PCIM), pp. 631-635 (2017) [91] M. A. Brubaker, T. A. Hosking, and E. D. Sawyer: “Characterization of Equivalent Series Inductance for DC Link Capacitors and Bus Structures”, in Proc. International Conf. on Integrated Power Electron. (PCIM), pp. 1517-1522 (2012)
[92] K. Tsuboi, M. Tsuji, and E. Yamada: “A Simplified Calculating Method of Busbar Inductance and Its Application for Stray Resonance Analysis in
Inverter DC Link”, IEEJ Trans. on Ind. Appl., Vol. 117, No. 11, pp. 1364-1374 (1997) (in Japanese)
坪井 克剛,辻 峰男,山田 英二:「ブスバーインダクタンスの簡易計算法とインバー タDCリンクの寄生共振の解析」, 電学論D, Vol. 117, No. 11, pp. 1364-1374 (1997)
[93] 後藤 憲一, 山崎 修一郎: 「詳解 電磁気学演習」, 共立出版株式会社, pp. 275-291 (1970)
[94] C. L. Holloway and E. F. Kuester: “DC Internal Inductance for a Conductor of Rectangular Cross Section”, IEEE Trans. on Electromagnetic Compatibility, Vol. 51, Issue. 2, pp. 338-344 (2009)
[95] T. Miki and T. Noda: “An Improvement of a Conductor Subdivision Method for Calculating the Series Impedance Matrix of a Transmission Line Consid-ering the Skin and Proximity Effects”, IEEJ Trans. on Power and Energy, Vol. 123, No. 1, pp. 254-261 (2008) (in Japanese)
三木 貫, 野田 琢: 「表皮効果および近接効果を考慮可能な導体分割に基づく線路 直列インピーダンス計算手法の改良」, 電学論 B, Vol. 128, No. 1, pp. 254-261 (2008)
[96] J. L. Schanen, E. Clavel, and J. Roudet: “Modeling of Low Inductive Busbar Connection”,IEEE Ind. Appl. Magazine, Vol. 2, No. 5, pp. 39-43 (1996) [97] A. E. Ruehli: “Inductance Calculations in a Complex Integrated Circuit
En-vironment”, IBM Journal of Research and Development, Vol. 16, No. 5, pp.
470-481 (1972)
[98] C. R. PAUL: “INDUCTANCE Loop and Partial”,A JOHN WILEY&SONS, Inc. , Publication, pp. 291-310 (2009)
[99] F. W. Grover: “Inductance Calculations: Working Formulas and Tables”, Dover Publications, Inc. , pp.1-16 (1946)
[100] Frank F. B. J: “Inductance Calculations; Methods and Equations”, IEEE International Symposium on Electromagnetic Compatibility, pp. 16-22 (1995)
[101] J. Wang, B. Yang, J. Zhao, Y. Deng, and X. He: “Development of a Compact 750kVA Three-phase NPC Three-level Universal Inverter Module with Specif-ically Designed Busbar”,IEEE Applied Power Electron. Conf. and Exposition (APEC), pp. 1266-1271 (2010)
[102] F. Zare and G. F. Ledwich: “Reduced Layer Planar Busbar for Voltage Source Inverters”, IEEE Trans. on Power Electron., Vol. 17, No. 4, pp. 508-516 (2002)
[103] 永田 寛, 小林 健二, 松本 洋平: 「鉄鋼プラント用高圧IGBTインバータドライ ブシステム」, 電気学会産業応用部門大会, 1-S5-3, pp. I41-I44 (2010)
[104] 江口 直也, 高橋 清, 丸山 宏二: 「電力・産業用パワーエレクトロニクスを支え
る要素技術」, 富士時報, Vol. 74, No. 5, pp. 265-272 (2001)
[105] C. Chen, X. Pei, Y. Chen, and Y. Kong, “Investigation, Evaluation, and Optimization of Stray Inductance in Laminated Busbar”, IEEE Trans. on Power Electron., Vol. 29, No. 7, pp. 3679-3691 (2014)
[106] N. Zhang, S. Wang, and H. Zhao, “Develop Parasitic Inductance Model for the Planar Busbar of an IGBT H Bridge in a Power Inverter”, IEEE Trans.
on Power Electron., Vol. 30, No. 12, pp. 6924-6933 (2015)
[107] J. Donlon, E. Motto, and T. Nakano, “High Power Si & SiC Module Technol-ogy & Application Considerations”, in Proc. IEEE Applied Power Electron.
Conf. and Exposition (APEC), Professional Education Seminars S2 (2017) [108] H. Zhu, A. R. Hefner and J. -S. Lai: “Characterization of Power
Electron-ics System Interconnect Parasitic Using Time Domain Reflectometry”, IEEE Trans. on Power Electron., Vol. 14, No. 4, pp. 622-628 (1999)
[109] S. Hashino and T. Shimizu: “Identification Method of Parasitic Inductances in a Power Electronics Circuit Board using TDR”,IEEJ Trans. on Ind. Appl., Vol. 131, No. 8, pp. 1036-1041 (2011)
[110] 関根 泰次, 雨宮 昭弘: 「分布定数回路論」, コロナ社, pp. 149 (1990)
[111] S. Hashino and T. Shimizu, “Separation Measurement of Parasitic
Impedance on a Power Electronics Circuit Board using TDR”, inProc. IEEE Energy Conversion Congress and Exposition (ECCE), pp. 2700-2705 (2010) [112] N. Mohan, T. M. Undeland, and W. P. Robbins: POWER ELECTRONICS
Converters, Applications and Design SECOND EDITION, JOHN WILEY &
SONS, INC, pp. 583-587 (1995)
[113] B. Wittig and F. W. Fuchs: “Analysis and Comparison of Turn-off Active Gate Control Method for Low Voltage Power MOSFETs with High Current Ratings”, IEEE Trans. on Power Electron., Vol. 27, No. 3, pp. 1632-1640 (2012)
[114] H. Matsunami, T. Kimoto, T. Nakamura and N. Otani: Technology of Semi-conductor SiC and Its Application SECOND EDITION,Nikkan Kogyo Shin-bun Ltd., pp. 354-357 (2011) (in Japanese)
松波 弘之, 木本 恒暢,中村 孝,大谷 昇: 「半導体SiC技術と応用 第2版, 日刊工 業新聞社」, pp. 354-357 (2011)
[115] S. Jandi, O. Alatise, R. Bonyadi, P. Alexakis, C. A. Fisher, J. A. O. Gonzalez, L. Ran, and P. Mawby: “An Analysis of the Switching Performance and Robustness of Power MOSFETs Body Diodes: A Technology Evaluation”, IEEE Trans. on Power Electron., Vol. 30, No. 5, pp. 2383-2394 (2015)
研究成果
学術誌論文
1. M. Ando and K. Wada: “Design of Wiring Structure by Considering Bus Bar Inductance”, IEEJ Trans. on Ind. Appl., Vol. 132, No. 4, pp. 510-517 (2012)
安東 正登，和田 圭二: 「ブスバー配線の寄生インダクタンスを考慮した配線構 造設計」，電学論D，Vol. 132，No. 4，pp. 510-517 (2012)
2. M. Ando and K. Wada: “Laminated Bus Bar Design for Power Converter Circuit Considering Structural and Electrical Limitations”, IEEJ Trans. on Ind. Appl., Vol. 134, No. 4, pp. 447-453 (2014)
安東 正登，和田 圭二: 「構造的制約と電気的制約を考慮したラミネートバス バー設計」，電学論D，Vol. 134，No. 4，pp. 447-453 (2014)
3. M. Ando and K. Wada: “Influence of DC-Side Stray Inductance on Switch-ing Loss for Silicon Carbide MOSFET”, IEEJ Trans. on Ind. Appl., Vol.
137, No. 2, pp. 168-174 (2017)
安東 正登，和田 圭二: 「SiC-MOSFETを対象とした直流側寄生インダクタン スに起因するスイッチング損失の影響評価」，電学論D，Vol. 137，No. 2，pp.
168-174 (2017)
4. M. Ando and K. Wada: “Design of Acceptable Stray Inductance Based on Scaling Method for Power Electronics Circuits”, IEEE J. Emerg. Sel.
Topics Power Electron., vol. 5, no. 1, pp. 568-575, 2017.
国際会議
1. M. Ando, K. Wada, K. Takao, T. Kanai, and H. Ohashi: “Design and Analysis of a Bus Bar Structure for a Medium Voltage Inverter”, European Conf. on Power Electron. (EPE), 2011
2. K. Wada and M. Ando: “Limitation of DC-side Stray Inductance by Consid-ering Over voltage and Short-circuit Current ”, European Conf. on Power Electron. (EPE), 2013
3. M. Ando and K. Wada: “Design of DC-side stray inductance for high speed switching inverter based on normalization procedure”,IEEE Applied Power Electronics Conf. and Exposition (APEC), 2015
4. M. Ando and K. Wada: “A normalization procedure of DC-side stray in-ductance for high-speed switching circuit”,IEEE Applied Power Electronics Conf. and Exposition (APEC), 2016
国内会議
1. 安東 正登，和田 圭二，高尾 和人，金井 丈雄，大橋 弘通: “高圧電力変換回路に おけるブスバー配線の低インダクタンス化”，電気学会全国大会，4-002 (2010) 2. 安東 正登，和田 圭二，高尾 和人，金井 丈雄，大橋 弘通: “高圧電力変換回路の 高di/dt化に伴うサージ電圧の解析”，電気学会産業応用部門大会，Y-5 (2010) ヤングエンジニアポスターコンペティション受賞
3. 安東 正登，和田 圭二，高尾 和人，金井 丈雄，大橋 弘通: “配線構造に起因す るブスバーインダクタンスの解析”，電気学会全国大会，4-034 (2011)
4. 安東 正登，和田 圭二: “ブスバー配線の寄生インダクタンスを考慮した配線構 造設計”，電気学会研究会，SPC-11-114 (2011)
5. 安東 正登，和田 圭二: “高速スイッチング時における過電圧を考慮した配線構 造設計”，電気学会全国大会，4-071 (2012)