3.2.1 インピーダンス比の定義
図3.1に示す電力変換装置の定格インピーダンスZINV を次式で定義する。
ZINV = VDC ID
(3.20) ここで，VDCは直流電圧，IDは定格電流である。例えば，直流電圧VDCが500 V，定
格電流ID が100 Aとすると，電力変換装置の定格インピーダンスは5 Ω (=500 V/
100 A)と一意に定まる。
さらに，ドレイン側一括Lloopとコモンソース側Ls の寄生インダクタンスのイン ピーダンスZL[Ω]は[H]/[s]で定義できるため，スイッチング時間T を用いて次式で 定義する。
ZL= (Lloop+Ls)
T [Ω] (3.21)
なお，コモンソース側Lsの寄生インダクタンスはパワーデバイスのパッケージ内部の ワイヤボンディングに起因しており，回路設計者が容易に変更することができないた め，本研究ではドレイン側一括の寄生インダクタンスLloopが設計対象のパラメータ である。
(3.20)，(3.21)式を用いることで，電力変換装置の定格インピーダンスZINV に対す
る寄生インダクタンスのインピーダンスZL として，本研究ではインピーダンス比α を次式で定義する。
α = ZL
ZINV = (Lloop+Ls)/T
VDC/ID (3.22)
(3.22)式におけるスイッチング時間T やインピーダンス比α の物理的意味およびそ
の上下限値は次節にて説明する。本研究で提案するインピーダンス比α は寄生イン ダクタンスを従来の[H]でなく割合で表現するため，直流電圧や定格電流が異なる電 力変換装置に対しても統一された設計指標であることがわかる。なお，図3.1は降圧 チョッパ回路であるが，単相インバータや三相インバータなど他の回路方式に対して も本研究の考え方は適用できる。
3.2.2 サージ電圧に基づく上限値設計
パワーデバイスのターンオフ動作に着目したインピーダンス比をオフ側インピーダ ンス比αoff と定義する。この時，図3.2より(3.22)におけるスイッチング時間T は ターンオフ時間Tfとなり，次式が成立する。
αoff= ZL ZINV
= (Lloop+Ls)/Tf VDC/ID
= (Lloop+Ls)× ITDf VDC
= vL VDC
(3.23)
(3.23)式より，オフ側インピーダンス比の物理的意味は，直流電圧VDCに対する誘導
起電力vL の割合である。このオフ側インピーダンス比αoff が高いことは，誘導起電 力vLが高いすなわちターンオフ動作時のサージ電圧 Vp が高くなることを意味する。
このため，オフ側インピーダンス比αoffには上限値が存在し，その上限値よりも小さ くなるようにドレイン側一括Lloop やコモンソース側Ls の寄生インダクタンスおよ びターンオフ時間Tf を設計する必要がある。
オフ側インピーダンス比αoffの上限値の設計指針を述べる。例えば，鉄道車両駆動 用の電力変換装置においては直流電圧1,500 V (最大値は約1,800 V[16])に対して定
格電圧が3,300 Vのパワーデバイスを適用する。すなわち，サージ電圧Vp をパワー
デバイスの定格電圧である3,300 V以下とするためには，誘導起電力vL を1,500 V 以下にする必要があるため(3.23)式から，オフ側インピーダンス比αoff を0.83以下 となるよう設計する必要がある。また，自動車の電力変換装置では直流電圧500 Vに
対して，定格電圧が1,200 V のパワーデバイスが適用され，同様にオフ側インピー ダンス比αoffを試算すると，1.4 ( = 誘導起電力: 700 V/直流電圧: 500 V)となる。
このように，パワーデバイスの定格電圧は電力変換装置の直流電圧に対して2倍程度 のものを選定するため，オフ側インピーダンス比αoff の上限値は任意のアプリケー ションに対して1.4程度であることが言える。さらに，パワーデバイスの安全動作領
域(RBSOA)を考慮すると，定格電流IDの2倍電流をターンオフ動作するときにお
いてもサージ電圧をパワーデバイスの定格電圧以下に抑制する必要がある。すなわち，
オフ側インピーダンス比αoffの設計指標は0.7以下にする必要がある。本研究で提案 するオフ側インピーダンス比αoff を用いることで任意のアプリケーションに対して設 計指標を統一化することができる。
図3.17は電力変換装置の定格インピーダンスZINV とオフ側インピーダンス比αoff
の関係を示す。本解析は前述のディスクリート素子の解析におけるラミネートバス バー配線αを用いたときと同条件である，直流電圧VDC を500 V，ドレイン側一括 の寄生インダクタンスLloopを83.5 nHとして(3.15)式で誘導起電力を算出した。こ こで，電力変換装置の定格インピーダンスZINV を変更するため定格電流ID を5 A
から100 Aまで変更して解析した。定格電流IDが変わることでターンオフ動作時の
電流変化率did(t)/dtも変化するため，オフ側インピーダンス比αoffを解析した。な お，オフ側インピーダンス比αoffは(3.15)，(3.3)式からターンオフ時間Tf を解析し，
(3.22)を用いて算出した。ドレイン側一括の寄生インダクタンスLloopを83.5 nHの 一定値としているにも関わらず，定格インピーダンスZINV が小さいほどオフ側イン ピーダンス比αoff は増大していることがわかる。例えば，電力変換装置の定格イン ピーダンスZINV が100 Ωから5 Ωまで変化すると，オフ側インピーダンス比αoff は0.14から0.86まで変動することがわかる。ここで，オフ側インピーダンス比αoff の物理的意味は直流電圧VDC に対する誘導起電力VLであることから，定格インピー ダンスZINV が100 Ωと5 Ωにおけるサージ電圧はそれぞれ 570 V (0.14)，930 V
(0.86)であることを示している。すなわち，電力変換装置の定格インピーダンスZINV
はアプリケーションによって異なることから，オフ側インピーダンス比αoffを低減す るためにはドレイン側一括の寄生インダクタンスLloopを設計する必要がある。
1 10 100 0
0.2 0.4 0.6 0.8 1.0
Experiment
Analysis 図
3.18 図3.19
Off-sideImpedanceratioαoff
Circuit impedance ZINV [Ω]
図3.17 電力変換装置の定格インピーダンスとオフ側インピーダンス比の関係
50 ns/div -250
0 250 500 750 1000
Voltagevds(t)[V]
-20 0 20 40 60 80
Currentid(t)[A]
図3.18 ラミネートバスバー配線αにおけるSiC-MOSFETのターンオフ波形 (ID = 10 A)
図3.18，3.19は定格電流IDを変更したときのSiC-MOSFETのターンオフ波形を 示す。定格電流ID が10 A，60 Aにおけるサージ電圧Vpはそれぞれ556 V，806 V であった。これは，定格電流IDを10 Aから60 Aに増大すると電流変化率did(t)/dt が0.72 kA/µsから3.95 kA/µsに増大しているためである。
また，図3.17における•は図3.18，3.19のオフ側インピーダンス比αoff の実験結 果を示す。この結果，オフ側インピーダンス比αoff の解析結果と概ね一致しており，
50 ns/div -250
0 250 500 750 1000
Voltagevds(t)[V]
-20 0 20 40 60 80
Currentid(t)[A]
図3.19 ラミネートバスバー配線αにおけるSiC-MOSFETのターンオフ波形 (ID = 60 A)
提案手法の妥当性は明らかである。なお，電力変換装置の定格インピーダンスZINV
が高い領域すなわち小電流の領域では，オフ側インピーダンス比αoff の解析と実験 結果に乖離が生じている。これは，本研究で使用したSiC-MOSFETの相互コンダク タンスgmの電流依存性が影響していると考えられる。本研究では表3.1に示すよう
にSiC-MOSFETの相互コンダクタンスgmは一定値として解析しているが，データ
シートに記載されているゲート電圧-ドレイン電流特性 (Vg-Id 特性) を参照すると，
SiC-MOSFETのしきい値電圧Vth付近でVg-Id 特性の傾きが緩やかになっている。
すなわち，小電流の領域では相互コンダクタンスgmが本解析で使用した値に比べて 低いことが推測され，オフ側インピーダンス比αoffも低下することが推測される。こ の傾向は実験と一致する傾向にあり，解析方法の改善が見込まれる。
表 3.3 は定格電流が60 Aにおけるサージ電圧割合 ε とオフ側インピーダンス比 αoffの実験結果を示す。サージ電圧割合は(2.2)式，オフ側インピーダンス比αoff は
(3.22)式で導出した。この結果，サージ電圧割合εとオフ側インピーダンス比αoffが
一致していることがわかる。このため，本研究で提案するオフ側インピーダンスαoff を用いることで，任意の電力変換装置の定格インピーダンスZINV におけるドレイン 側一括の寄生インダクタンスLloopを設計することができる。
表3.3 サージ電圧割合とオフ側インピーダンス比の比較
Circuit impedance Over-voltage
Off-side Impedance ratio αoff ZINV [Ω] percentage ε
8.3 (図3.19) 0.61 0.63
3.2.3 短絡電流に基づく下限値設計
図3.5における短絡動作の中でもMode Aに着目したインピーダンス比を短絡イン ピーダンス比として定義する。Mode Aではドレイン電流id(t)の最大値を短絡電流 Isc とし，最大値に至るまでの短絡時間をTsとすると次式が成り立つ。ここで，電流 が上昇する傾きは急峻であることから，計算の簡略化のためMOSFETのオン抵抗は 考慮していない。
Isc = VDC
Lloop+Ls ×Ts (3.24)
また，短絡時のインピーダンス比を短絡インピーダンスαsc として定義する。短絡 時のスイッチング時間T は短絡時間Ts となるため，(3.22)，(3.24)式より短絡イン ピーダンス比αscは次式となる。
αsc = ZL ZINV
= (Lloop+Ls)/Ts VDC/ID
= ID
VDC
(Lloop+Ls) ×Ts = ID Isc
(3.25)
(3.25)式より，短絡インピーダンス比αsc の物理的意味は短絡電流 Isc に対する電力
変換装置の定格電流IDの割合である。
図3.20は電力変換装置の定格インピーダンスZINV と短絡インピーダンス比αsc の 関係を示す。本解析は前述のディスクリート素子の解析におけるラミネートバスバー 配線α を用いたときと同条件である，定格電流ID を20 A，ドレイン側一括の寄生 インダクタンスLLoop を83.5 nH，短絡時間Ts を100 nsとして，(3.24)式で短絡電 流Isc を算出した。ここで，電力変換装置の定格インピーダンス ZINV を変更するた め直流電圧VDC を1 Vから2000 Vまで変更して短絡電流Isc を算出し，(3.25)式を 用いて短絡インピーダンス比αsc に換算した。ドレイン側一括の寄生インダクタンス Lloopを一定にしているにも関わらず，電力変換装置の定格インピーダンスが低下する
1 10 100 0
0.2 0.4 0.6 0.8 1.0
Experiment Analysis
図3.15
Short-circuitImpedanceratioαoff
Circuit impedance ZINV [Ω]
図3.20 電力変換装置の定格インピーダンスと短絡インピーダンス比の関係
ほど短絡インピーダンス比αsc が増大していることがわかる。例えば，電力変換装置 の定格インピーダンスZINV が100 Ωから5 Ωまで変化すると，短絡インピーダンス 比αsc は0.01から0.27まで変動することがわかる。また，•は図3.15の実験結果を 示す。解析と実験の結果が一致しており，短絡インピーダンス比の妥当性を確認した。
この短絡時のインピーダンス比αscが低いことは短絡電流 Isc が増大することを意 味するため，短絡時のインピーダンス比αsc には下限値が存在する。ここで，短絡耐 量はデータシートにおけるSCSOA (Short-Circuit Safe Operating Area: 短絡遮断 時の安全動作領域)で規定され，その範囲内でスイッチングする必要がある。特に短 絡電流Isc に関しては，一般的なパワーデバイスでは定格電流IDの10倍程度である ことが記載されている[57],[107]。すなわち，(3.24)式は次式となる。
Isc = 10×ID (3.26)
(3.26)，(3.25)式から，短絡時のインピーダンス比αscは0.1より大きくなるように設 計する必要があることがわかる。