3.3.1 寄生インダクタンスの設計指針
インピーダンス比を用いた寄生インダクタンスの設計指針を述べる。表3.4は電力 変換装置の設計仕様を示す。直流電圧VDC が500 V，定格電流ID が30 Aとし，パ ワーデバイスの定格電圧は1,200 V，定格電流は30 Aを選定した。また，高速スイッ チングと高速短絡保護を想定し，ターンオフ時間Tf は20 ns，短絡時間Ts は100 ns とした。また，インピーダンス比はサージ電圧と短絡電流を考慮して，0.1以上0.7以 下を設計値とした。
図3.21は電力変換装置の定格インピーダンスに対するオフ側インピーダンス比，短 絡インピーダンス比の関係を示す。黒線，赤線，青線はそれぞれ寄生インダクタンス Lloop + Ls が100 nH，200 nH，300 nHとしたときのインピーダンス比を示してい る。ここで，緑破線が設計対象称の電力変換装置の仕様である直流電圧VDC が500 V，定格電流IDが30 Aを示す。また，黄色のハッチングはインピーダンス比の設計 値である0.1以上0.7以下の領域を示している。
この結果，インピーダンス比の上下限値の範囲内であり，サージ電圧と短絡電流が ともに目標値を満たす寄生インダクタンスL +L の設計値は200 nHであるこ
1 10 100 0
0.5 1.0 1.5
0 0.1 0.2 0.3
100 nH 200 nH 300 nH
500 V, 30 A
Design point
±33 nH
Off-sideImpedanceratioαoff Short-circuitImpedanceratioαsc
Circuit impedance ZINV [Ω]
図3.21 電力変換装置の定格インピーダンスとオフ側インピーダンス，短絡イン ピーダンス比の関係
とがわかる。例えば，寄生インダクタンスを300 nHに設計するとオフ側インピーダ ンス比αoffが0.7より高い値となりサージ電圧が目標値を超過し，寄生インダクタン
スを100 nHに設計すると短絡インピーダンス比αsc が0.1より小さい値となり短絡
電流が目標値を超過する。また，寄生インダクタンスLloop+Lsの設計中心値は200 nHに対して，許容されるばらつきは±33 nHであることがわかる。このように，イ ンピーダンス比を用いることで，電力変換装置の仕様である直流電圧，定格電流やス イッチング時間等を考慮して寄生インダクタンスを設計することができる。
3.3.2 シミュレーション検証
寄生インダクタンスの設計の妥当性を検証するため，シミュレーションを行った。
シミュレーション回路は図3.1 と同様であり，スイッチング素子は上下アームとも にSiC-MOSFET (C2M0080120D, Cree)とした。なお，シミュレーションは回路シ ミュレータのLT Spiceを利用し，SiC-MOSFETはデバイスモデルを用いた。
シミュレーション条件はコモンソース側Lsを1.5 nHとし，ドレイン側一括の寄生 インダクタンスLloopは198.5 nHとなるように各寄生インダクタンスの設計値はキャ パシタLcapは50 nH，配線Lbusは136 nH，パワーデバイスはLmosが5.5 nH，Ldio
50 ns/div -300
0 300 600 900 1200
Voltagevds(t)[V]
-20 0 20 40 60 80
Currentid(t)[A]
図3.22 ターンオフ波形のシミュレーション結果
が7.0nHとした。また，ターンオフ動作のターンオフ時間 Tf が20 nsとなるように
オフ側のゲート抵抗Rgを調整した。なお，ゲート電圧Vgは+20 V / 0 Vである。
図3.22はターンオフ動作時のドレイン-ソース間電圧vds(t)，ドレイン電流id(t)の 波形を示す。直流電圧VDC は500 V，ターンオフ動作時の電流はRBSOAを想定し 電力変換装置の定格電流IDの2倍の60 Aとした。ターンオフ動作時のサージ電圧は
1,100 Vであり，目標の1,200 V (パワーデバイスの定格電圧)以下を満たしているこ
とがわかる。
図3.23は短絡動作時のドレイン-ソース間電圧vds(t)，ドレイン電流id(t)の波形を 示す。短絡動作は下アームのMOSFETのドレイン-ソース間を短絡している状態で上
アームのMOSFETがオン状態となることで模擬した。なお，短絡電流が流れている
ときのターンオフ動作は異常状態と考え，図3.22よりもゲート抵抗Rg を大きくして スイッチングしている。短絡電流のピーク値は299 Aであり，目標の300 A (パワー デバイスの定格電流の10倍)以下を満たしていることがわかる。
以上の結果から，インピーダンス比を用いることでサージ電圧と短絡電流が目標値 となる寄生インダクタンスが設計可能であることを回路シミュレーションで明らかに した。
50 ns/div -300
0 300 600 900 1200
Voltagevds(t)[V]
-100 0 100 200 300 400
Currentid(t)[A]
図3.23 短絡波形のシミュレーション結果