[PDF] Top 20 J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2
Has 10000 "J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2" found on our website. Below are the top 20 most common "J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2".
J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2
... SoC の外部から内部の各コアへのテストアクセスが可能で ある必要が ある.更に ,このテストアクセス方式によりコア間の信号線も可検査である必要が ある. SoC では縮 退故障など のような論理故障のみならず,遅延故障など のようなタ イミング 故障のテ スト も重要となる.そのた めには ,コアに 実動作速度( ... 完全なドキュメントを参照
11
J90 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J90 j IEICE 2001 5
... あらまし 本論文では,階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し, それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する.提案手法では,組合せテスト生成法を 用いた階層テスト生成及び非スキャン設計に基づいているため,テスト生成時間及びテスト実行時間を完全ス キャン設計法に比べて大幅に短縮でき,実動作速度でのテスト( at-speed ... 完全なドキュメントを参照
12
J87 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J87 j IEICE 2001 1
... Q 2 , . . . と 表す.このと き,状況 の無限系列 E = c 0 , c 1 , c 2 , · · · が c i+1 = △(c i , Q i+1 ) (i > = 0) を満たすとき, E を初期状況 c 0 ,スケジュー ル Q に 対する実行と呼ぶ.つまり, E は Q 1 , Q 2 , ...c j 以降 常にガ ード が ... 完全なドキュメントを参照
10
J88 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J88 j IEICE 2001 1
... あらまし 本論文では,レジスタ転送レベルデータパスの組込み自己テスト方式( BIST)として,階層テス トに基づく test per clock 方式の BIST を提案する.この手法では,テストパターン生成器,応答解析器をテス ト対象回路の外部入力,外部出力のみに付加し,各組合せ回路要素に対して,データパスの経路を用いてテスト ... 完全なドキュメントを参照
9
J82 j IEICE 2000 9 最近の更新履歴 Hideo Fujiwara J82 j IEICE 2000 9
... 明大・工・電子通信卒.平 2 同大 大学院博士前期課程了.同年松下電器産業 ( 株 )入 社.明治大大学院博士後期課程を 経て,平 5 奈良先端大情報科学研究科助手. 平 11 より広島市立大学情報科学部助教授. 松下電気電器産業( 株 )に おいて マイクロ プ ロセッサの研究開発に 従事.明治大,奈良先端大,広島市大 に おいて ,テスト 生成,並列処理,テスト 容易化設計に 関する 研究に 従事.博士( ... 完全なドキュメントを参照
10
J91 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J91 j IEICE 2001 5
... 昭 44 阪大・工・電子卒.昭 46 同大大 学院博士後期課程了.阪大工学部助手,明 治大理工学部教授を経て,現在,奈良先端 科学技 術大学院大学情報科 学研究科教授. 昭 56 ウォータールー大客員助教授.昭 59 マッギル大客員準教授.論理設計,高信頼 設 計 ,設 計 自 動化 ,テ ス ト容 易 化 設計 ,テ ス ト生 成 ,並 列処 理,計算複雑度に関する研[r] ... 完全なドキュメントを参照
8
J104 j IEICE 2003 7 最近の更新履歴 Hideo Fujiwara J104 j IEICE 2003 7
... type3 の制御経路,観測経路を用いることによ り, M に 属するすべての組合せ 回路要素を 同時にテ ストできる.このテ ストの間,制御経路及び 観測経路 に 現れ る制御信号( テストプ ラン )を固定し ておくこ とができる.つまり,一つのテ スト セッション M に 対し て ,一つの 制御パターン を 与えれば ,連続クロッ クでテ スト ... 完全なドキュメントを参照
11
J77 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J77 j IEICE 1999 7
... 表 2 に 示すテ スト 系 列 T に 着 目す ると ,まだ X の部分が 残っているので ,表 3 に 示すよ うに , X の 部分に 対し てランダ ムに 0 又は 1 の 値を 設定し たテ スト 系列 T ′ を生成する.この T ′ において ,例えば , 時刻 1 から時刻 7 のテスト 系列に 着目すると ,テ スト 系列 T 1 , T ... 完全なドキュメントを参照
10
J73 j IEICE 1999 4 最近の更新履歴 Hideo Fujiwara J73 j IEICE 1999 4
... 近 の 並 列 計 算に お い て 重 要と され て い る 通 信コ スト を ,同 期 周 期 L,通信路帯域幅の 逆数 g,パケット サ イズ B といったパラ メータに より 表すことを 可能にし たモデ ル であ る.本論文では ,デ ータ数 n の選 択 問題に 対し , p 個のプ ロセッサを 用いて BSP モデル上で任意の整数 d (1 < ... 完全なドキュメントを参照
10
J76 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J76 j IEICE 1999 7
... 第 2 段階とし て各回路要素 に 対し て ,外部入力から 回路要素の入力へ任意の値を 伝達し ,また回路要素の任意の値を外部出力まで 伝達 できるテ ストプ ラン の生成を試みる.テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から 直接値 を代入し たり,外部出力で 直接値を観測するためのマ ルチプレ クサ( ... 完全なドキュメントを参照
9
J78 j IEICE 2000 1 最近の更新履歴 Hideo Fujiwara J78 j IEICE 2000 1
... にもかかわらず,両者の局所時計が 一致し ないならば , P i は partial reset を行い時計調整をやり直す. プ ロセッサ P i は , P i より早く時計調整を始めたす べてのプ ロセッサ,すな わ ち配 列 list に おいて P i よ り前にあるすべてのプ ロセッサの局所時計に 対し ,合 わせる,一致確認をする,または 無視し たとき,手続 き ... 完全なドキュメントを参照
11
J106 j IEICE 2003 9 最近の更新履歴 Hideo Fujiwara J106 j IEICE 2003 9
... の z に 対する出力錘に おいて , T C に よって 各ス イッチで 選択され る経路だけを考えた部分回路に 対す るト ポ ロジ ーグ ラフ を G ′ と する .ただし ,故障 f C が スイッチ m の故障の場合は , m のすべての入力を 考慮する.このとき, m の複数の入力に対し て,それ らに 到達可能な G ′ ... 完全なドキュメントを参照
9
J89 j IEICE 2001 2 最近の更新履歴 Hideo Fujiwara J89 j IEICE 2001 2
... 法で の クラスタ再構成法を 改 良し た 改良 LCC 法を 提案する.提案手法では ,クラ スタヘッド 変更数だけでなくクラスタヘッド 数を抑え ることも考慮し ている.シ ミュレ ーシ ョンによる比較 では ,提案手法が LCC 法よりクラスタヘッド 数を 小 さく抑え ることを示す.また ,トポロジ ー変化とクラ スタ再構成を 繰り返し た場合,結果的に 改良 LCC 法 の方が クラスタヘッド ... 完全なドキュメントを参照
9
J72 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J72 j IEICE 1999 2
... MSS の地理的,あ るいは ,論理的な 無線通信可能 領域を その MSS のセル と 呼ぶ .あ る MSS のセル 内 に 存在する MH が 別の MSS のセルに 移動すると ,移 動元の MSS と MH との間の無線通信チャネルが 切断 され ,移動先の MSS と MH との間に ... 完全なドキュメントを参照
11
J79 j IEICE 2000 2 最近の更新履歴 Hideo Fujiwara J79 j IEICE 2000 2
... 以上で 定義し た演算 / レジ スタ両立グ ラフを用いて , 最小クリーク分割により最適なバ インデ ィングを求め る.最小クリーク分割を求めるとき,演算器数または レジ スタ数に関し て等価なバ インデ ィングは 複数存在 することが 考えられ る.し かし ,それらは 無閉路化の ための スキャンレジ スタ数について 必ずし も等価であ るとは ... 完全なドキュメントを参照
11
J94 j IPSJ 2002 5 最近の更新履歴 Hideo Fujiwara J94 j IPSJ 2002 5
... タ転送を表す辺の集合, c : V → N ( N :自然数 ) は 制御ステップ である.頂点 v ∈ V は ,デ ータパ スの 外部入力,外部出力,定数入力,演算器または MUX に対応する.辺 e(v i , v j ) ∈ E が c(v i ) = c(v j ) を満た すならば ,辺 e は 2 つの 演算頂点 v i と v ... 完全なドキュメントを参照
12
J96 j IEICE 2002 6 最近の更新履歴 Hideo Fujiwara J96 j IEICE 2002 6
... P 2 を M の 制 御経路, P 3 を M の 観 測経路と 呼ぶ . 単一制御可検査デ ータパスにおいて TPG と RA を それぞれ PI と PO に 置くことに より,組合せ 回路要 素 M に 対し て ,制御経路を 用いて PI から 連続し た テ スト 系列を印加し ,観測経路を用いて M の応答を 連続し て PO で 観測できる.ほとんど ... 完全なドキュメントを参照
11
J121 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J121 j IEICE 2005 6
... Kouhei OHTANI † , Satoshi OHTAKE †† , and Hideo FUJIWARA †† あらまし 本論文では,組合せ回路のノンロバストテスト可能なパス遅延故障に対するテスト生成を,縮退故 障用のテスト生成アルゴリズムを用いて行う方法を提案する.具体的には与えられた組合せ回路をパスリーフ化 ... 完全なドキュメントを参照
8
J120 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J120 j IEICE 2005 6
... 入力隣接レジスタにデータ転送を行う命令が別のレジ スタの値を必要とするかもしれない.すなわち,ある 命令に先行して別の命令を実行する必要がある.提案 手法では,選択した複数の命令の実行順序に関する依 存関係を半順序関係として抽出し,外部入力から入力 隣接レジスタの値を正当化するために必要なすべての ... 完全なドキュメントを参照
9
J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8
... VLSI の大規模化,複雑化に伴い, VLSI のテスト はますます困難な問題となっており,テストの費用の 削減及びテストの質の向上が求められている.テスト 費用を示す評価尺度として,テスト生成時間やテスト 実行時間がある.また,テストの質を示す評価尺度と して,故障検出効率がある.故障検出効率は,回路の ... 完全なドキュメントを参照
11
関連した話題