[PDF] Top 20 J154 e MJCS 2010 1 最近の更新履歴 Hideo Fujiwara J154 e MJCS 2010 1

... 1.1 Design-for-testability at Gate Level Various DFT methods have been proposed to augment a given circuit to make it more easily testable. The most commonly used DFT method is the scan technique (full or ... 完全なドキュメントを参照

... M の 出力端子から RA まで の観測経路を単一の制御信号からなるテストプ ランで 実現する経路とし て， type1 に加え ， type2 ， type3 の 経路も新たに 考え る（ 図 2 ） ．三つの タ イプ の 経路に よって ，各組合せ 回路要素の異な る入力端子に TPG で 発生し た異なるテ スト ... 完全なドキュメントを参照

... の z に 対する出力錘に おいて ， T C に よって 各ス イッチで 選択され る経路だけを考えた部分回路に 対す るト ポ ロジ ーグ ラフ を G ′ と する ．ただし ，故障 f C が スイッチ m の故障の場合は ， m のすべての入力を 考慮する．このとき， m の複数の入力に対し て，それ らに 到達可能な G ′ ... 完全なドキュメントを参照

... 昭 44 阪大・工・電子卒．昭 46 同大大 学院博士後期課程了．阪大工学部助手，明 治大理工学部教授を経て，現在，奈良先端 科学技 術大学院大学情報科 学研究科教授． 昭 56 ウォータールー大客員助教授．昭 59 マッギル大客員準教授．論理設計，高信頼 設 計 ，設 計 自 動化 ，テ ス ト容 易 化 設計 ，テ ス ト生 成 ，並 列処 理，計算複雑度に関する研[r] ... 完全なドキュメントを参照

... M j を通る場合を考 える．観測経路が M j の非伝搬入力 x 上を通る場合， M j の伝搬入力 x と出力ポート z 間にスルー機能が ない場合には，任意の値を伝搬できない．ここで， M j の y に定数を与えて x–z 間のスルー機能を実現でき る場合について考える．外部入力から M j ... 完全なドキュメントを参照

... 信号及びデータ信号を RTL 記述から求め，連続する サイクルでの値の対を制約として抽出する．次に，テ スト対象パスを含むゲートレベル組合せ回路に対して， 制約に基づく冗長故障判定及びテスト生成を行い，最 後に，テスト生成によって得られたテストパターンの 正当化及びテスト応答の観測を行うための命令列を生 成 す る ．しか し ，制 約 抽 出 プ ロ セ ス で ... 完全なドキュメントを参照

... ，計算能力，通信能力など の点でパフォーマン スが 低いため ，移動端末にかか る負荷が 小さい手法が 望まれ る．分散シ ステムの問題とし て ， 端末の移動や ，トポロジーの変化に 伴うオーバヘッド を考慮し なければ ならない．更に ，無線チャネル の帯域幅 の空間再利用の観点など から ，クラスタ構成をすることによって ... 完全なドキュメントを参照

... 縮退故障のテスト生成アルゴリズムを用いたパス遅延故障に対する テスト生成法 大谷 浩平 † 大竹 哲史 †† 藤原 秀雄 †† A Test Generation Method for Path Delay Faults Using Stuck-at Fault Test Generation Algorithms ... 完全なドキュメントを参照

... テスト容易化設計，データパス，強可検査，部分強可検査，完全故障検出効率 1. ま え が き VLSI の大規模化，複雑化に伴い， VLSI のテスト はますます困難な問題となっており，テストの費用の 削減及びテストの質の向上が求められている．テスト 費用を示す評価尺度として，テスト生成時間やテスト ... 完全なドキュメントを参照

... を同期周期，通信命令実行時間を表す L ， g という二 つの パラ メータに より 表すこ とが 可能に なって いる ． また同期機構を仮定することに より，非常に 緩い同期 の処理に対応可能なモデルである． BSP ∗ モデルでは ， 通信パケット サ イズを 表すパラ メータ B を 導入する ことにより，より実際に 即し たアルゴ リズムの計算量 ... 完全なドキュメントを参照

... Finally, the complexity of the DNF of the constraints in the minimization step of the method grows exponentially with the increase of the cycle-limit k of the path activation. Table 1 shows the dependency between ... 完全なドキュメントを参照

... RCG に対し て最小クリーク分割 [4] を行い，分割後の 各クリークに対し ，レジ スタを割り当てる． 演算器バ インデ ィングでは ，まず，演算器の型ご と に 変 数と 同 様にし て 演 算コン パテ ィビ リテ ィグ ラフ （ OCG ）を作成する．次に ，設計目標中の演算に 関す る共有集合に 対し ， RCG と 同様のマージ を 行 う．演 ... 完全なドキュメントを参照

... MES のための記憶領域に余裕があれば ，適 当な放送メッセージにのみ REDUCE を付加すること で メッセージ オーバヘッド を軽減できる． 多くの分散移動システムでは， MH の非接続化 （ MH の電力消費を節約するために MH とネット ワークとの 接続を断つこと ）と ， MH の再接続（ シ ステムに接続 し て いな い ... 完全なドキュメントを参照

... R 1 shown in Figure 7(a). R 1 is a scan-testable LF 2 ...R 1 . However, if we don’t use FF y 1 in R 1 for normal function, ...y 1 and the kernel, no differential value can be ... 完全なドキュメントを参照

... 第 1 段階とし て回路要素ご とにゲ ートレ ベル 回路を 用い たテ スト 生成を行う．次に 第 2 段階とし て各回路要素 に 対し て ，外部入力から 回路要素の入力へ任意の値を 伝達し ，また回路要素の任意の値を外部出力まで 伝達 できるテ ストプ ラン の生成を試みる．テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から ... 完全なドキュメントを参照

... X の部分が 残っているので ，表 3 に 示すよ うに ， X の 部分に 対し てランダ ムに 0 又は 1 の 値を 設定し たテ スト 系列 T ′ を生成する．この T ′ において ，例えば ， 時刻 1 から時刻 7 のテスト 系列に 着目すると ，テ スト 系列 T 1 , T 2 とは 別のテスト ... 完全なドキュメントを参照

... ing to p. ✷ In order to guarantee the correspondence between RTL- NRU and δ(p), restricted logic synthesis called module interface preserving logic synthesis (MIP-LS) is employed. Under the assumption of logic synthesis, ... 完全なドキュメントを参照

... M のデータ入力端子に連続したテストパターンを印加し， 観測経路を用いてデータ出力端子に現れる M の応答 を連続して外部出力で観測できる．ここでデータパス に関する仮定から， M の制御端子に回路外部から直接 連続したテストパターンの印加が可能であり，かつ M の状態端子の値は回路外部で直接連続して観測可能で ある．よって M ... 完全なドキュメントを参照

... If the fault is not detected, the values are read from the same memory addresses in both correct and faulty processors. Therefore, unknown values are not propagated from the outside of the processor. Moreover, if the ... 完全なドキュメントを参照

... Fig. 1 a Architecture of the Parwan processor; b Dataflow graph of the Parwan processor (only the registers are shown) cone, it will affect and be affected by many lines and ... 完全なドキュメントを参照