ACPIデバイスの構造
Feベース新規強磁性半導体およびそのヘテロ構造の物性とデバイス応用
... In chapter 4 we studied the band structure of n-type ferromagnetic semiconductor (In,Fe)As, using tunneling spectroscopy in n-(In,Fe)As/p-InAs spin Esaki diodes.. Whe[r] ...
4
Excitation wavelength [nm] 平成 29 年 9 月 11 日 報道機関各位 東北大学大学院工学研究科 カーボンナノチューブの新たな原子構造制御法開発 ナノチューブ電子デバイスの実用化に大きな期待 発表のポイント カーボンナノチューブの原子構造を制御する新たな合成手法を開発
... いることで 1 種類のカイラリティのみを選択的に高純度合成する手法が近年報告され 注目を集めています。一方で、触媒の結晶方位は触媒金属の種類で決定されるため、 この手法で選択合成できるカイラリティの種類は数種類に限られています。これに対 し本研究では、結晶方位に比べ自由度の高い表面状態に着目し、より多くのカイラリ ...
7
1-2 MLAB 図 1-1: Arria 10 デバイスにおける LAB 構造およびインタコネクトの概要 この図は LAB インタコネクトを有する Arria 10 の LAB および MLAB 構造の概要を表しています C4 C27 異なる速度と長さのロウ インタコネクト R32 R3/R6 s
... MLAB は LAB のスーパーセットで、LAB の機能をすべて備えています。 © 2014 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera ...
16
2 コンシューマデバイス規格 (Safety Sensitive Consumer Devices(SSCD)) の概要 コンシューマデバイス規格自動車介護ロボットスマートハウス 目的 : コンシューマデバイスという製品カテゴリーに対するディペンダビリティの保証 特徴 : 日本主導型の製品の開発方法
... コンシューマデバイス規格（Safety Sensitive Consumer Devices（SSCD））の概要 ディペンダビリティーケースによるシ ステム保証 使用実績（Proven-in Use）によ る安全性の保証（フィールドデータ に基づいた使用実績と、利用条件 などにより規定） ...
13
［１］デバイス特性ばらつきの評価
... 一貫解析手法を用いることにより 1 つのトランジスタの構造について複数の物理パラメータを得ることがで きたが、本質的に不可能なことも残っている。例えばゲート酸化膜の厚さの面内ばらつきを 2 次元的に評価す ることはできないし、平面 TEM 観察によりＬＥＲはある程度評価できるがゲート高さ方向でのラフネスの変動は ...
27
AN0002.0: EFM32 および EZR32 Wireless MCU シリーズ 0 ハードウェア設計上の考慮事項デバイスの互換性 第 1 章デバイスの互換性このアプリケーション ノートは複数のデバイス ファミリを対象にしています 一部の機能はデバイスによって異なります EFM32 シリーズ
... ±15% の X5R セラミック・コンデンサが適しています。 レギュレータ出力コンデンサ（DECOUPLE や DCDC など）の場合、システム設計者は、温度やバイアス電圧に関するコンデンサの特性に 特に注意する必要があります。一部のコンデンサ（特に小型のパッケージや安価な誘電体を使用する場合）では、温度または DC バイ ...
17
GaAs デバイス技術のミリ波応用
... スに比べて安価である。ミリ波に対応できる微細ゲート （＜100nm）CMOSプロセスに比べると更に安価である。 GaAs PHEMTプロセスでは製造プロセスを段階的に進め るために必要なマスクセットが最も安く作れ、かつ、小回 り良く改版できる。そのコストは他プロセスに比べて約 1/10あるいはそれ以下である。マスク製作に億円単位の費 用が掛る微細ゲートCMOSでは自動車レーダ市場は小さす ...
9
［１］デバイス特性ばらつきの評価
... ロンチャネル NMOS では狭チャネルで B VT が低下していることが分かる。この結果は、III-2-I-③-(1)図 1-2-1-34 で示した V T -L g 特性で述べた狭チャネルにおけるボロンの増速拡散 (TED: Tranjent Enhanced Diffurion)の抑制効果によって説明できる[54]。狭チャネルにおいても、NMOS と PMOS の B VT 差がゼロには ...
66
HardCopy IIデバイスのタイミング制約
... ソフトウェア の 2 つの Tcl パッケージからのコマンドで規定されます。これらのパッ ケージは、sdc パッケージと sdc_ext パッケージです。HardCopy II デザ イン・フローでは、すべてのタイミング制約を sdc パッケージで提供さ れる SDC バージョン ...イルの早期段階で警告メッセージを返します。バックエンド・デザイン ...
26
Bomgar による Android デバイスのサポート
... ベースのクリックトゥチャットは、Android のデバイスで利用できます。クリックトゥチャットは、 お客様にBomgar Connect クライアントアプリをダウンロードおよび実行してもらう必要がなく、簡 単にお客様とチャットすることができます。モバイル デバイスユーザーは、Bomgar プレゼンテーショ ン出席者クライアントをダウンロードし、Bomgar ...
20
ユーザ デバイス プロファイルの ファイル形式
... P.34-2 の「UDP ファイル形式の検索」 の手順に従って、削除する UDP ファイル形式を検索します。 ステップ 2 Search Results 領域で、削除するファイル形式名をクリックします。File Format Configuration ウィン ドウが表示されます。このファイルを削除することを確認します。 ステップ 3 File Format Name ...
6
Stratix V デバイス・ファミリの概要
... インクリメンタル・コンパイル Quartus II ソフトウェアのインクリメンタル・コンパイル機能は、最大 70％までで、 コンパイル時間を短縮し、タイミング・クロージャを容易にするため、パフォーマ ンスが保持されます。インクリメンタル・コンパイルは、トップ・ダウン、ボトム・ アップ、およびチーム・ベースのデザイン・フローをサポートしています。インク ...
22
Stratix IIIデバイスの外部メモリ・インタフェース
... PVT のばらつ きに対する補償を可能にしています。DQS 遅延設定は、Gray コード化 され、DLL が設定を更新するときのジッタを低減します。位相シフト回 路は、正しい入力クロック周期を計算するために最大 1,280 クロック・ サイクルを必要とします。データが適切にキャプチャされる保証はない ため、これらのクロック・サイクル中にはデータを送信してはなりませ ん。DLL ...
48
Cyclone IIIデバイスのI/O機能
... III の IOE 構造を示し ます。IOE は 1 個の入力レジスタ、2 個の出力レジスタ、および 2 個の 出力イネーブル・レジスタを備えています。2 個の出力レジスタと 2 個 の出力イネーブル・レジスタは、ダブル・データ・レート（DDR）アプ リケーションに使用されます。入力レジスタは高速セットアップ・タイ ...
40
半導体量子デバイスの多様な展開
... 当社は、1960 年代より、化合物半導体材料の開発を開 始し、1980 年代より、それらの材料技術を活用し、光通 信用デバイスの開発、事業化に取り組んできた （8）、 （9） 。その Development of Various Semiconductor Quantum Devices ─ by Tsukuru Katsuyama ─ Semiconductor quantum ...
8
１ 研究実施の概要 本プロジェクトでは高分子ブロック共重合体が形成する デカナノスケールの周期を有するナノ 相分離構造をテンプレートとして用い 実用リソグラフィ技術及びビーム加工技術の加工下限界を 超える微細構造デバイスの創製を目的とした まず第一に ランダムに配向したグレイン構造をも つ従来のナノ
... １０ 研究成果の今後の貢献について (1)科学技術の進歩が期待される成果 リソグラフィー技術の描画限界を超えたナノ規則構造とドライプロセスでは作製困難な大量生産と いう特徴は、自己組織化の最も得意とするところである。しかし、従来のブロックコポリマー研究の ...
99
Cyclone V デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール、Cyclone Vデバイス・ハンドブック、Volume 1、第1章
... LAB の上半分 または下半分のいずれかのみを使用するキャリー・チェインをサポートできます。 これにより、LAB 内の ALM の別の半分をノーマル・モードでより幅の狭いファンイ ン・ファンクションの実装に使用できます。最初の LAB 内の上位 5 個の ALM を使用 ...
16
インテル® Cyclone® 10 LPデバイスの概要
... エンベデッド・マルチプラ イヤー・ブロック • 単一の 18 × 18 マルチプライヤー・モードあるいは 2 つの 9 × 9 マルチプライヤー・モード、カスケード可能 • アルゴリズムの加速に向けた完全な DSP IP スィート クロック・ネットワーク • グローバルクロックは、デバイスの 4 ...
10
1. Arria II デバイス・ファミリの概要
... II デバイス・ファミリの概要 Arria II デバイスのアーキテクチャ Arria II デバイスのアーキテクチャ Arria II デバイスは、コスト重視のアプリケーション向けに最適化されたユーザーの 声を反映させた機能セットを備えており、集積度、メモリ、エンベデッド乗算器、 ...
14
HardCopy IIIデバイスの外部メモリ・インタフェース
... 3 の場合は設定値 –64 ∼ +63、周波数モー ド 4、5、および 6 の場合は設定値 –32 ∼ +31 の 2 の補数の Gray コード で実装されます。DQS 位相シフトは、DLL 遅延設定とユーザーが選択 した位相オフセット設定の合計で、周波数モード 0、1、2、および 3 の 場合は設定 64 で最大となり、周波数モード ...
46