博 士 （ 工 学 ） 浅 井 和 義
学 位 論 文 題 名
GaAs ． FET の 高 性能 化 と 集積化に 関する研究 学位論文内容の要旨
本論文は、GaAs電界効果トランジスタ田Eば ）の高性能化を目指して提案した種々のm．構造と、
素子製作 技術、さらに、R汀集積化の プロセス設計に関するもの である。3種類のショツ卜キ ・ ゲ ート 形FE汀と1種 類のpn接 合 ゲー ト形H汀 を取 り上げ、素子の 構造設計、製作プロセス、 素 子評価について述べている。また、集積化の基礎技術として、素子表面平坦化技術、素子特性均一 化にっい て検討し、最後にこれら技 術の総合結果として1Kbスタ ティックRAMのプロセス設計 、 評価につ いて述べており、8章からな っている。第1章は、緒言で あり、G必6R三T研究の背景 、 デバイス及びプロセス技術の発展について概要を説明し本研究の目的と位置付けを明らかにした。
第2章は 、 高周 波特 性を 向上するた め、ゲート電極をT字形に形 成したT形ショットキ・ゲー ト R汀について述 ぺている。提案したH三Tは、 ソース・ドレイン電極をゲ ート電極に対してセルフ アラインで形成し、ゲート長サブミクロンとしてもゲート抵抗の増大を抑えることが出来、最高発 振周波数（frnax）100GHzを達成した。プロセス技術としては、陽極酸化によるエピタキシャル能 動層の厚み制御 技術を採用し、T形ゲート形成のための化学エッチング選択性とショットキ接合の 耐熱性とを検討し、Ta／Mo／．Anの3層構成がゲート金属として適していることを見出した。第3章 は、エピタキシ ャル層を能動層とする場合 の汎用性あるH汀として、pn接合をイオン注入により 柱状に形 成した柱状ゲートR汀を提案 している。従来のR汀と異な り、電流は柱状ゲートで挟 ま れた能動層中央部を流れるため、ゲートピンチオフ時に基板界面の悪影響を受けない。ゲートが埋 め込まれている事から所謂リセス構造と等価となり、ソース及ぴドレインの直列抵抗を低減してい る。また、ピンチオフ電圧は、ゲート間隔とキャリア濃度で決定されるため、エピタキシヤル層の 厳密な厚み制御 が不要となる。プロセスと しては、Beイオン注入をp形 ゲート形成に用い、複数 柱状ゲートの接 続法について検討した。ゲ ート接続配線のMIS効果につ いて解析し、相互コンダ クタンス（gm）＾の寄与分を定量化した。電子ビーム露光を柱状ゲートパタン形成に採用したりン グ発振器により 、消費電力・遅延時間積で64ロを得ており、この結果から、さらなる微細化した 際の性能を予測 した。第4章は、集積化の基礎技術として素子表面の平坦化を図ったプレーナ構造 FETについて述 ぺている。半絶縁性基板に選 択イオン注入で能動層を形 成し、電極金属を絶縁膜 スベーサによるりフトオフ技術で形成する事により、平坦な素子表面を得ている。オーミック電極 に発生するポールアップの原因は蒸着金属中の吸着ガスであることを突き止め、微細オーミックパ ターンの平坦化法を確立した。ショットキ特性の均一性は、金属蒸着前のスパッタクリーニング及 びショットキ形成後の熱処理により改善されることを見出した。また、ショットキ金属として用い た面／PゾAuの 厚みにっいてりフトオフ性と 耐熱性との観点から最適化を図った。第5章は、前章 の プレ ーナ 構造Rジrの 集積化を図っ ており、16ビットスタティ ックRAMの製作評価を通じて 明 らかとなった種々の問題点と解決法について述べている。回路構成は低消費電カで高集積化に適し −97―
たE(エ ン ハ ン ス メ ン ト 形)/D(デ プ レ ッ シ ョ ン 形)DCFL(DirectCoupledFETLogic)で ある 。 イオン注入によ ってEL/D‑FETを同一基板上に 形成する制御技術にっいて検討し、ゲート電極形成 前 の飽 和電 流か ら、 閾 値電圧(VT)を推定す ることを提案した。HB(HorizontalBridgeman)結晶 を用いる場合、シード側の基板ではテール側に比べ、VTが負になることを明らかにした。 次いで、
配線技術のポイントである素子表面の平坦さと短絡、断線との関係について考察し、二層配線技術 を完成させた。 スタティックRAMの動作にっ いてりング発振器との比較から、アクセス時間の妥 当性を検証する とともに、プレーナ構造FEI￣の限界を明らかにしている。第6章は、特にE‑FET での駆動能カを増大するため、イオン注入によるn+層を自己整合で形成したSAINI゛(Self‑Aligned IIIlpl齟tationfbrN十一LりersTechnology）．FETについて述べている。まずその構造と特徴を他 のR三Tと比較し ている。次いで、n十層のレ プリカ形成技術と、ゲート電極をn十層に対して自己 整合させるとい う従来にはないR汀製作技術 とについて詳述している。こ の窟rの有する種々の 利点っまり、表 面空乏層とソース・ゲート聞直列抵抗との低減、ゲート電極とn十層との重畳量を 制御することに よる容量の抑制、VTのゲート 方位依存性にっいて明らか にした。DC特性、VT及 びgmの ゲー ト長 依存 性 、リ ング 発振 器の 諸 特性 について評価し、SA玳T．FETが高速・大規模 集 積化 に適 合し てい る こと を確 認し た。 第7章は 、SA玳T．田rを用いて 初めて製作した1Kbス タ ティ ックRAMにつ いて 述ぺ て いる 。本FETの採 用により、層間絶縁、 二層配線等の集積化プ ロ セス にお けるVTの 変 動を 数mVに抑 制す る こと が出 来た 。 また 、LEC（LiquidEncapsulated CzocbrdsH）結 晶を用いることによりVTの 制御性は向上している。アドレスアクセス時間に及 ぼ すVTとdVTと の影 響を 実験的に検証し、ゲ ート方位を一方向に揃える ことにより1．5nsの高 速動作を確認した。また、歩留りにっいても検討し、ゲート部の表面処理効果とゲート方位の影響 とについて述べ た。さらにICを完成させるた めの検討課題として結晶の均一性についても議論し た。第8章は、本 研究により得られた結論で あり、前章までに得られた結果を中心に、T形ゲート R汀 、 柱 状 ゲ ー トRジr、 プ レ ー ナRHお よ ぴSAD汀 ．FETの 特 徴 を総 括し てい る。 各H汀の 主 たる特徴を列挙 すると次のようになる。 （1）T形ゲートFETは、プロセスにおいて完成度は未熟 ではあるが、高性能珂ゴrの原形であり、かつ単体Rジrとして十分な高周波性能を示した。 （2） 柱状ゲートFETは 汎用性あるR汀で、特にエピ タキシャル能動層厚みの均 一性に対し許容範囲が 広い。 （3）プレーナ構造R汀は、集積化を図る際のーステップとして位置づけられ、集積化の基 本技術を立ち上 げたものである。 （4）SA玳T・FE1￣はGaAsにおいて、初めて高速・大規模集積 化を実現したデバイスで、プロセスにおいても、完成度は高く、゜再現性にも優れている。 最後に、
その後の発展に ついて述ペ、基本技術としてSAM￣．R汀を適用したICは、5〜1伏jb／s光ファイ バー通信において、キー部品として実用化されるに至った。
― 98 ‑
学位論文審査の要旨
学 位 論 文 題 名
GaAs ． FET の高 性能 化と 集積 化に 関す る研 究
本 論文は 、GaAs電界 効果ト ランジ スタ(FErDの高性能化を目指して提案した種々のFE1￣構造 と 、素子 製作技 術、さ らに、H汀集積化 のプロ セス設計に関するものである。3種類のショット キ ー ・ ゲート 形R三Tと1種類のpn接合ゲ ート形H汀を取 り上げ 、素子 の構造 設計、 製作プ ロセ ス、素子評価について述べている。また、集積化の基礎技術として、素子表面平坦化技術、素子特 性 均 一 化につ いて検 討し、 最後に これら 技術の総 合結果 として1Kbスタテ ィックRAMのプ ロセ ス設計、評価にっいて述べており、8章からなっている。
第1章は、 緒言で あり、GaAsR汀研究 の背景 、デバ イス及ぴプロセス技術の発展について概要 を説明し本研究の目的と位置付けを明らかにした。
第2章は、 高周波 特性を 向上するため、ゲート電極をT字形に形成したT形ショットキ・ゲート R汀 につい て述べ ている 。提案 したR汀 は、ソー ス・ドレイン電極をゲート電極に対してセルフ アラインで形成し、ゲート長サプミクロンとしてもゲート抵抗の増大を抑えることが出来、最高発 振周波数（fh1弧）100Glセを達成した。プロセス技術としては、陽極酸化によるエピタキシヤル能 動層の厚み制御技術を採用し、T形ゲート形成のための化学エッチング選択性とショットキ接合の 耐 熱 性 とを検 討し、Ta．mlo／Auの3層構 成がゲ ート金属 として 適して いるこ とを見 出した 。 第3章 は、エピ タキシ ヤル層 を能動 層とす る場合 の汎用 性あるFETとして 、pn接合 をイオ ン 注 入によ り柱状 に形成 した柱状 ゲートR汀を提 案している。従来のFE1￣と異なり、電流は柱状 ゲ ートで挟まれた能動層中央部を流れるため、ゲートピンチオフ時に基板界面の悪影響を受けな い。ゲートが埋め込まれている事から所謂リセス構造と等価となり、ソース及ぴドレインの直列抵 抗を低減している。また、ピンチオフ電圧は、ゲート間隔とキャリア濃度で決定されるため、エピ タ キシャ ル層の 厳密な 厚み制御が不要となる。プロセスとしては、Beイオン注入をp形ゲート形 成 に用い 、複数 柱状ゲ ートの接続法について検討した。ゲート接続配線のMIs効果について解析 し、相互コンダクタンス（gm）＾の寄与分を定量化した。電子ビーム露光を柱状ゲートパタン形成 に採用したりング発振器により、消費電力． 遅延時間積で640を得ており、この結果から、さらな る微細化した際の性能を予測した。
第4章は、 集積化 の基礎 技術と して素 子表面 の平坦化を図ったプレーナ構造FETにっいて述べ ている。半絶縁性基板に選択イオン注入で能動層を形成し、電極金属を絶縁膜スペーサによるりフ ト オフ技術で形成する事により、平坦な素子表面を得ている。オーミック電極に発生するボール アップの原因は蒸着金属中の吸着ガスであることを突き止め、微細オーミックパターンの平坦化法 を確立した。ショットキ特性の均一性は、金属蒸着前のスパッタクリーニング及ぴショットキ形成 後 の熱処 理によ り改善 されることを見出した。また、ショットキ金属として用いたT1ア恥mの厚 みについてりフトオフ性と耐熱性との観点から最適化を図った。
― 99ー
史 仁
一
眞 好
栄
本 宮
野
山 雨
佐
授 授
授
教 教
教
査 査
査
主 副
副
第5章は 、前章 のプレ ーナ構 造FErI｜の 集積化 を図っ ており 、16ビッ トスタ ティッ クRAMの 製作 評価を通じて明らかとなった種々の問題点と解決法にっいて述べている。回路構成は低消費 電カで高集積化に適したE(エンハンスメント形)/D(デプレッション形）DCFL (Direct Coupled岡￣
Lo酉c）である。イオン注入によって耳D‐H汀を同一基板上に形成する制御技術について検討し、
ゲ ー ト電 極 形 成 前の 飽 和 電 流か ら 、 閾 値電 圧 卩Dを 推 定 する こ と を 提案 し た 。HBmodZon斑 Bddgcman）結晶を用いる場合、シード側の基板ではテール側に比ぺ、VTが負になることを明らか にした。次いで、配線技術のポイントである素子表面の平坦さと短絡、断線との関係について考察 し、 二層配 線技術 を完成 させた。スタティックRAMの動作についてりング発振器との比較から、
ア ク セス 時 間 の 妥当 性 を 検 証す る ととも に、プ レーナ 構造H汀 の限界 を明ら かにし ている 。 第6章 は、特 にEl岡￣ での駆 動能カ を増大 するた め、イオン注入によるn十層を自己整合で形 成したSANT（Self‐AHgnedmlp1孤I伍tionfbrN十‐LayerST dmology）．FETにっいて述ぺている。
まず その構造と特徴を他のFE1．と比較している。次いで：n十層のレプリカ形成技術と、ゲート 電極をn十層に対して自己整合させるという従来にはないFET￣製作技術とについて詳述している。
このH弼の有 する種 々の利 点っまり、表面空乏層とソース・ゲート聞直列抵抗との低減、ゲー卜 電極 とn十層 との重 畳量を 制御す ること による容 量の抑 制、VTの ゲート 方位依存性について明 ら か にし た。DC特性、VT及びgmの ゲート 長依存 性、リ ング発 振器の 諸特性 につい て評価し 、 SAD汀 ・R汀 が高 速 ・ 大 規模 集 積 化に 適合し ている ことを 確認した 。第7章 は、SAD汀．Rぱ を 用 い て初 めて 製作し た1Kbスタ ティッ クRAMにつ いて述 べてい る。本FE汀の採 用によ り、層 間 絶縁 、二層 配線等 の集積 化プロ セスにお けるVTの変動を数mVに抑制することが出来た。また、
LEC（LiquidE11c叩sulatedCZochrdski）結晶を用いることによりVTの制御性は向上している。ア ドレ スアク セス時 間に及 ばすVTとaVTとの影 響を実 験的に 検証し 、ゲー ト方位を一方向に揃え ることにより1．5nsの高速動作を確認した。また、歩留りについても検討し、ゲート部の表面処理 効果 とゲート方位の影響とについて述ぺた。さらにICを完成させるための検討課題として結晶の 均一性にっいても議論した。
第8章 は、本 研究に より得 られた 結論で あり、 前章までに得られた結果を中心に、T形ゲート FET、 柱状 ゲ ー トFET．、 プ レ ー ナR汀お よ びSANr．R汀 の 特徴 を 総 括 して い る 。 各FETの主 たる特徴を列挙すると次のようになる。 （1）T形ゲートH汀は、プロセスにおいて完成度は未熟 ではあるが、高性能R三Tの原形であり、かつ単体岡￣として十分な高周波性能を示した。 （2冫 柱状 ゲートH汀は汎 用性あ るFETで、 特にエ ピタキ シヤル能動層厚みの均一性に対し許容範囲が 広い。 （3）プレーナ構造願￣は、集積化を図る際のーステップとして位置づけられ、集積化の基 本技 術を立 ち上げ たもの である 。 （4）SAmT・FETはGaAsにおいて、初めて高速・大規模集積 化 を 実現 し た デ バイ ス で 、 プロ セ ス に おい て も 、 完成 度 は高 く、再 現性に も優れ ている 。 最後に、その後の発展にっいて述べ、基本技術としてSAM￣．R三Tを適用したICは、5〜10Gb／S 光ファイバー通信において、キー部品として実用化されるに至った。
これ を要するに、本論文は、眦缸電界効果トランジスタの高性能化と集積化のために、新たに 提案 し、開 発したFET構造、 素子製 作技術 、R三T集 積化技術の有用性、特に、n十層をゲート電 極に 対して自己整合的に形成するH三T技術の集積回路応用への有用性を実証したものであり、こ れは電子デバイス工学の進歩に貢献するところ大なるものがある。よって著者は、北海道大学博士
（工学）の学位を授与される資格あるものと認める。
― 100ー
