• 検索結果がありません。

化合物半導体デバイスプロセスの研究

N/A
N/A
Protected

Academic year: 2021

シェア "化合物半導体デバイスプロセスの研究"

Copied!
7
0
0

読み込み中.... (全文を見る)

全文

(1)

化合物半導体デバイスプロセスの研究

著者 太田 博

出版者 法政大学大学院理工学研究科

雑誌名 法政大学大学院紀要. 理工学・工学研究科編

巻 59

発行年 2018‑03‑31

URL http://hdl.handle.net/10114/13960

(2)

―――――――――――――――――――――

博士学位論文

論文内容の要旨および審査結果の要旨

―――――――――――――――――――――

論文題目 化合物半導体デバイスプロセスの研究 氏 名 太田 博

学位の種類 博士(工学)

学位授与年月日 2018 年 3 月 24 日

学位授与の条件 法政大学学位規則第 5 条第 1 項第 2 号該当者(乙)

論文審査委員 主 査 栗山 一男 教授 副 査 山本 康博 教授 副 査 安田 彰 教授

副 査 三島 友義 教授(法政大学イオンビーム工学研究所 任期付専任研究員)

(3)
(4)
(5)
(6)
(7)

参照

関連したドキュメント

第 4章 では、一層の耐熱性 を求めて、 5価 金属元素 を添加 した薄膜 Ti02を 用いた N02セ ンサを 試作 し、良好な N02検 知特性 を得

表 6.1.1 に 80 K 以下でほとんどイオン化している最も浅いアクセプタ準位を Acceptor1 に、 19∼40 meV のアクセプタ準位を Acceptor2 に、66∼94 meV

GaAs: 5.654Å AlAs: 5.661Å Δa/a≒0.1%. GaAs 基板上に任意の混晶組成の Al x Ga

[r]

In Chapter 3, physicochemical characteristics of Ta anodic oxide prepared in citric acid solutions

[r]

その後、プラズマ気相堆積法を用いて SiOx 保護膜を成膜し、コンタクトホールを形成後、ソース / ド レイン電極を成膜して TFT を作製し、大気雰囲気下

Zn 極性面と O 極性面の ZnO 薄膜を DC マグネトロン スパッタリング法と DC アーク放電イオンプレーティン グで成膜した。また Ga ドープ ZnO 上