MSL (Moisture Sensitivity Levels)

MSLとは、リフローはんだ付けを行ったとき、吸湿により部品がどれだけ損傷を受けやすいのかを示 す評価です。

第 5 章 当社製品ご使用上の注意

5-5

当社では、一般的な規格を参考にリフロー耐熱試験を実施してMSL (Moisture Sensitivity Levels) を確 認しています。

例えば、JEDEC J-STD-020のレベル3相当の結果が得られた製品は防湿梱包開封後、30℃以下、60%RH 以下の環境で168時間 (1週間) までならベーキング (加熱乾燥処理) なしでリフローはんだ付けを行う ことができます。

このように、製品の防湿梱包を開封、あるいは脱湿処理をした後、実装するまでに許される時間のこ とをフロアライフといい、JEDEC J-STD-020では、MSLに応じてその期間と保管条件が規定されてい ます。

5.1.2.2 吸湿後の処置

防湿梱包開封後、保管期間を過ぎた場合や高湿度の場所に置かれて吸湿してしまった場合、ベーキン グが必要です。当社では、JEDEC J-STD-033C (Handling, Packing, Shipping and Use of Moisture/Reflow

Sensitive Surface Mount Devices) を参考に、以下の条件での脱湿処理、処理後の保管を推奨いたします。

(1) トレイ梱包品

当社が採用しているトレイは耐熱品ですので、以下の条件でのベーキングが可能です。

脱湿処理条件：125 ℃にて24時間ベーキング

ただし、トレイを結束したままベーキングを行うと、トレイが変形する可能性がありますので、ベー ク時には結束を外してください。

(2) テーピング梱包品、チューブ梱包品

エンボステープやリール、プラスチック製チューブには耐熱性がないので、(1)の条件ではベーキング を行えません。

(1)の条件でベーキングを行う際には、製品をエンボステープやチューブから取り出して実施してくだ さい。

梱包状態のままベーキングを行う場合は、以下の条件で実施してください。

脱湿処理条件：40℃、5%RH以下にて13日間ベーキング もしくは

乾燥剤を封入した防湿袋や防湿庫 (デシケーター) で13日間保管

なお、この条件は当社製品で中心となっている薄型パッケージ品 (パッケージ厚1.4mm以下) の場合 です。パッケージ厚が1.4mmを超える製品の場合は条件が異なります (製品のパッケージ厚について は、データシートをご参照ください) 。

第 5 章 当社製品ご使用上の注意

5-6

(3) フロアライフリセットとポーズ

吸湿時間が12時間以下の場合、次の条件にて防湿庫（デシケーター）で保管することで、フロアライ フをリセット (経過を解消) 、あるいはポーズ (経過の一時中断) することが可能です。

リセット条件：常温、10%RH以下にて吸湿時間の5倍の時間保管 ポーズ条件：フロアライフ時間内で常温、10%RH以下にて保存

(4) 処理後の保管

脱湿処理後は、次の条件で保管を行ってください。

保管条件：5～30℃、70％RH以下にて7日以内

保管期間が過ぎる前に実装するようお願いいたします。

5.1.3 アンダーフィルについて

当社では、アンダーフィルの使用は推奨していません。

BGAやWL-CSPなどのパッケージにてアンダーフィルをご使用になる場合は、お客様にて十分なご評

価をお願いいたします。

塗布量に過不足、不均一があるとパッケージへのストレスが発生し、クラックに至る可能性があるの で、適正な管理を行ってください。フィレットが四辺ともシリコンと樹脂の界面以上になるよう塗布す るなど、応力の影響を分散させる工夫も必要です。

また、材質や塗布状態により実装後の温度サイクル耐久性が劣化することがありますのでご注意くだ さい。

5.1.4 基板設計上の注意

製品の性能を十分に発揮するためには、電子機器の回路設計 (5.2節をご参照ください) と同様に部品 のレイアウトや配線パターンなど、基板の設計にも注意する必要があります。

5.1.4.1 熱抵抗

一般に、半導体の接合部 (ジャンクション) は高温環境下で長時間使用すると信頼性が低下して、寿命 も短くなります。半導体素子は動作時に発熱しますので、その発熱で接合部温度が著しい高温にならな いよう、回路および基板の設計を行う必要があります。

第 5 章 当社製品ご使用上の注意

5-7

接合部温度の指針となる熱抵抗は、熱の伝わりにくさを表すパラメータで、単位時間、発熱量あたり の温度上昇値を意味します。熱抵抗が小さいほど放熱が容易になり、消費電力が大きくなって ( = 発熱 量が増えて) も性能を維持できます。

デバイスを基板に実装した場合の熱抵抗と放熱経路の模式図は、図5-1-4をご参照ください。当社がθjc

と表現しているのは、熱特性の規格でΨJTとして扱われる、リードなどを通じて実装基板へ向けた放熱 経路を考慮したパラメータ (熱パラメータ) です。また、チャネル温度についても接合部温度と表現して います。

図5-1-4 熱抵抗の模式図

図5-1-4で示したように、デバイスを実装した場合の放熱はリードやパッケージ裏面を通じた基板側へ

の経路が支配的になります。また、高放熱機構 (水冷ジャケットなど) を備えている場合はパッケージ上 面から放熱機構へ向かう経路が支配的になります。基板上のプリントパターンや放熱機構を適切に設計、

実装することで、熱抵抗を低く抑えることが可能になります。

θ_jc θ_ja

T_c

T_a

T_j

T_a：雰囲気温度 (℃) T_j：接合部温度 (℃) T_c：ケース表面温度 (℃)

θ_ja：接合部－雰囲気間の熱抵抗 (℃/W)

θ_jc：接合部－パッケージ表面間の熱抵抗 (℃/W) θ_ca：パッケージ表面－雰囲気間の熱抵抗 (℃/W)

a：裏面タブ露出なし

b：裏面タブ露出あり θ_jc θ_ja

T_c

T_a

T_j

露出したタブがヒートスプレッダとして機能

第 5 章 当社製品ご使用上の注意

5-8

接合部と、周辺雰囲気との熱抵抗θja、パッケージ表面との熱抵抗θjcは以下の式で表されます。

d a j

ja

P

T T 

 

, ^d

c j

jc

P

T T 

 

Pd：消費電力 (W)

この式から、熱抵抗と雰囲気温度 、デバイスの消費電力がわかれば、接合部温度を推定できます。

ja d a

j T P

T   



, T^j T^c P^d 



熱抵抗 (θja, θjc) は、お客様で使用される環境によって変化する場合があります。デバイス周辺の空気 の流量 (デバイスが使用される筐体の容積も関係します) や基板上の配線密度 (残銅率) が熱抵抗に影響 を与える主な要素となり、空気の流量が増える、あるいは配線密度が増えれば熱抵抗は軽減されます。

接合部温度 (Tj) が製品の最大定格を超えないよう、お客様のご使用条件を定めるとともに、適切な熱 設計を行ってください。

5.1.4.2 基板応力および磁性体の近接 (センサー製品の場合)

当社のセンサー製品のうち、ホール効果を利用したデバイスでは、特に次のような点にご注意のうえ 基板の設計を行ってください。

・基板実装後デバイスに応力が加わり曲がりが生じると、磁気特性が変化する可能性があります。実 装および基板を製品に組み込む際には過大な曲がりが生じないようご注意ください。

・設計上意図しない磁性体が素子近傍に存在する場合、出力が影響を受ける可能性がありますので、

レイアウトを決定する際には配慮してください。

5.1.4.3 ランドパターン

マウントパッドの最適寸法は、基板材料、はんだペースト材料、はんだ付け方法、装置精度などによ って変わります。実際の設計にあたりましては、製品のデータシートをご参照のうえ、検討願います。

不明な点がございましたら当社営業担当にお問い合わせください。

5.2 回路設計上の注意

半導体デバイスの機能と電気的特性およびその保証範囲はデータシートに明記しています。

お客様には、当社データシートに規定された仕様値を満たすように回路を設計していただくことはも とより、ディレーティング (5.2.2項をご参照ください) を適用していただき、回路設計上の余裕をもた せていただくようなご配慮をお願いします。

信頼性設計の観点で設計時に考慮していただきたい要点は、外来のノイズ/サージ電圧、リアクタンス 負荷によるオーバーシュート対策、CMOS製品のラッチアップ対策などがあります。

第 5 章 当社製品ご使用上の注意

5-9

5.2.1 全般的注意事項

システムが所定の信頼性を達成するため、周辺部の影響も考慮して次の点に留意してください。

(1) 半導体デバイス近傍が高温にならないように設定してください。

(2) 電源電圧、入力電圧、消費電力などは定格値内とし、ディレーティングを考慮してご使用ください。

(3) 入力、出力、電源端子などにノイズによる過電圧が印加されたり、誘起されたりしないようにしてく ださい。

(4) 高電界中にプラスチックモールドの半導体デバイスを置くと、プラスチック材料、パッシベーション 膜の分極が起こり、誤動作を起こす可能性がありますので、高電界の環境下でご使用になる場合に はシールドしてご使用ください。

(5) 静電気などが使用中に発生しないようにしてください。

(6) 外来サージなどを避けるため、入出力部分に保護回路などを設けてください。

(7) 電源のオン･オフ時などの場合、電圧印加が不均衡とならないようにしてください。例えば、回路の 接地端子がフローティング状態で入力、電源端子などに電圧が印加されると過大なストレスが加わ ります。

(8) 複数の電源を用いる製品に関しましては、当社データシートなどで記載の電源シーケンスによって立 ち上げ･立ち下げを行ってください。なお、シーケンス等、ご不明な点は当社技術担当者までお問合 せください。

5.2.2 ディレーティングについて

ディレーティングとはJIS Z 8115 によると、「アイテムのストレス比の低減。信頼性を改善するため に、計画的にストレスを定格値から軽減する行為」と定義されています。すなわち、素子の故障率を少 なくするため定格に対し十分な余裕のある条件で使用することです。

最大定格に対してどの程度のディレーティングをするかということは、信頼性設計の上で重要な問題 です。システム設計の段階で考慮していただきたいディレーティング項目は、半導体デバイスの種類に より少しずつ異なり、電圧、電流、電力、負荷などの電気的ストレスのディレーティング、温度、湿度 などの環境条件、あるいは振動、衝撃などの機械的ストレスのディレーティングなどがあります。

信頼性設計上考慮すべきディレーティング設計で考慮することについては、表5-2-1をご参照ください。

これらのディレーティング基準について装置の設計段階で考慮されることが信頼性設計の上で望まし く、ディレーティングを実施することが困難な場合については、最大定格のより大きなデバイスを選択 するなどの別の手段が必要になりますので、当社営業担当を通じてあらかじめご相談いただくようお願 いします。