1. 概要
1.4 端子機能
表1.1 端子機能
分類 記号 ピン番号 入出力 機 能
FP-64E
FP-64A
Vcc 12 入力 電源端子です。システムの電源に接続してください。
Vss 9 入力 グランド端子です。システムの電源(0V)に接続してください。
AVcc 3 入力 A/D変換用アナログ電源端子です。A/D変換器を使用しない場合はシ ステムの電源に接続してください。
電源
VCL 6 入力 内部降圧電源端子です。安定化のため、この端子とVss端子との間に 0.1μF程度の容量を挿入してください。
OSC1 11 入力 OSC2 10 出力
システムクロック用水晶発振子またはセラミック発振子接続端子で す。外部クロックを入力することもできます。接続例は「第5章 ク ロック発振器」を参照してください。
X1 5 入力
クロック
X2 4 出力
サブクロック用32.768kHz水晶発振子接続端子です。接続例は「第5 章 クロック発振器」を参照してください。
RES 7 入力 リセット端子です。プルアップ抵抗（typ. 150kΩ）を内蔵しています。
この端子をLowレベルにすると、リセット状態になります。
システム 制御
TEST 8 入力 テスト端子です。VSS電位に接地してください。
NMI 35 入力 ノンマスカブル割り込み要求入力端子です。必ず抵抗でプルアップし てください。
IRQ0〜
IRQ3
51〜54 入力 外部割り込み要求入力端子です。立ち上がりエッジセンス／立ち下が りエッジセンスを選択できます。
外部割り込 み
WKP0〜
WKP5
13、14 19〜22
入力 外部割り込み要求入力端子です。立ち上がりエッジセンス／立ち下が りエッジセンスを選択できます。
RTC TMOW 23 出力 分周クロック出力端子です。
タイマB1 TMIB1 52 入力 外部イベント入力端子です。
TMOV 30 出力 アウトプットコンペア機能による波形出力端子です。
TMCIV 29 入力 外部イベント入力端子です。
TMRIV 28 入力 カウンタリセット入力端子です タイマV
TRGV 54 入力 カウント開始トリガ入力端子です。
タイマZ FTIOA0 36 入出力 アウトプットコンペア出力／インプットキャプチャ入力／外部クロ ック入力兼用端子です。
FTIOB0 34 入出力 アウトプットコンペア出力／インプットキャプチャ入力／PWM出力 兼用端子です。
FTIOC0 33 入出力 アウトプットコンペア出力／インプットキャプチャ入力／PWM同期 出力兼用端子です（リセット、相補PWMモード時）。
FTIOD0 32 入出力 アウトプットコンペア出力／インプットキャプチャ入力／PWM出力 兼用端子です。
分類 記号 ピン番号 入出力 機 能
FP-64E
FP-64A
タイマZ FTIOA1 37 入出力 アウトプットコンペア出力／インプットキャプチャ入力／PWM出力 兼用端子です（リセット、相補PWMモード時）。
FTIOB1〜
FTIOD1
38〜40 入出力 アウトプットコンペア出力／インプットキャプチャ入力／PWM出力 兼用端子です。
14ビット PWM
PWM 24 出力 14ビットPWM方形波出力端子です。
I2Cバスイン タフェース
SDA*1 26 入出力 I2Cデータ入出力端子です。NMOSオープンドレイン出力でバスを直 接駆動できます。使用時は外部にプルアップ抵抗が必要です。
（IIC） SCL*1 27 入出力 (EEPROM
：入力)
I2Cのクロック入出力端子です。NMOSオープンドレイン出力でバス を直接駆動できます。使用時は外部にプルアップ抵抗が必要です。
シリアルコ ミュニケー
TXD、
TXD_2
46、50 出力 送信データ出力端子です。
ションイン タフェース
RXD、
RXD_2
45、49 入力 受信データ入力端子です。
（SCI） SCK3、
SCK3_2
44、48 入出力 クロック入出力端子です。
A/D変換器 AN7〜
AN0
2、1 64、63 59〜62
入力 アナログ入力端子です。
ADTRG 22 入力 変換開始トリガ入力端子です。
I/Oポート PB7〜PB0 2、1 64、63 59〜62
入力 8ビットの入力ポートです。
P17〜P14 P12〜P10
54〜51 25〜23
入出力 7ビットの入出力ポートです。
P24〜P20 31、47〜
44
入出力 5ビットの入出力ポートです。
P37〜P30 18〜15 55〜58
入出力 8ビットの入出力ポートです。
P57〜P50 27*2、26*2 22〜19 14、13
入出力 8ビットの入出力ポートです。
P67〜P60 40〜37 32〜34 36
入出力 8ビットの入出力ポートです。
P76〜P74 P72〜P70
30〜28 50〜48
入出力 6ビットの入出力ポートです。
【注】 *1 H8/3687Nでは、I2Cバスインタフェース専用端子となります。リセット解除後はI2Cバスがディスイネーブルに なっているため、プログラムでICCR1のICEビットを1にセットしてください。
*2 H8/3687Nには、P57、P56端子はありません。
2. CPU
H8/3687グループのCPUはH8/300 CPUの上位互換のアーキテクチャを持つ内部32ビット構成のH8/300H CPU で、64Kバイトのアドレス空間を持つノーマルモードのみサポートします。
• H8/300 CPU上位互換
H8/300シリーズのオブジェクトプログラムを実行可能 16ビット×8本の拡張レジスタを追加
32ビット転送、演算命令を追加 符号付き乗除算命令などを追加
• 汎用レジスタ：16ビット×16本
8ビット×16本＋16ビット×8本、32ビット×8本としても使用可能
• 基本命令：62種類
8／16／32ビット転送、演算命令 乗除算命令
強力なビット操作命令
• アドレッシングモード：8種類 レジスタ直接（Rn）
レジスタ間接（＠Ern）
ディスプレースメント付レジスタ間接（＠（d:16, Ern），＠（d:24, Ern））
ポストインクリメント／プリデクリメントレジスタ間接（＠Ern＋／＠−Ern）
絶対アドレス（＠aa:8, ＠aa:16, ＠aa:24）
イミディエイト（#xx:8, #xx:16, #xx:32）
プログラムカウンタ相対（＠（d:8,PC），＠（d:16, PC））
メモリ間接（＠＠aa:8）
• アドレス空間：64Kバイト
• 高速動作
頻出命令をすべて2〜4ステートで実行 8／16／32ビットレジスタ間加減算 ：2ステート 8×8ビットレジスタ間乗算 ：14ステート 16÷8ビットレジスタ間除算：14ステート 16×16ビットレジスタ間乗算 ：22ステート 32÷16ビットレジスタ間除算 ：22ステート
• 低消費電力動作
SLEEP命令により低消費電力状態に遷移