5.1 システムクロック発振器
システムクロックを供給する方法には水晶発振子またはセラミック発振子を接続する方法と、外部クロックを 入力する方法があります。システムクロック発振器のブロック図を図5.2に示します。
OSC2
OSC1
LPM
【注】 LPM：低消費電力モード（スタンバイモード、サブアクティブモード、サブスリープモード）
図5.2 システムクロック発振器のブロック図
5.1.1 水晶発振子を接続する方法
水晶発振子の接続例を図5.3に示します。水晶発振子はATカット並列共振形を使用してください。図5.4に水 晶発振子の等価回路を示します。発振子は表5.1に示す特性のものを使用してください。
OSC1
OSC2
C1
C2
C1＝C2＝12pF±20％
図5.3 水晶発振子の接続例
OSC1 OSC2
LS CS
CO
RS
図5.4 水晶発振子の等価回路
表5.1 水晶発振子のパラメータ
周波数（MHz） 2 4 8 10 16 20
Rs（max） 500Ω 120Ω 80Ω 60Ω 50Ω 40Ω
Co（max） 7pF
5.1.2 セラミック発振子を接続する方法
セラミック発振子の接続例を図5.5に示します。
OSC1
OSC2
C1＝30pF±10％
C2＝30pF±10％
C1
C2
図5.5 セラミック発振子の接続例
5.1.3 外部クロックを入力する方法
外部クロックをOSC1端子に入力し、OSC2端子をオープン状態にします。接続例を図5.6に示します。外部ク ロックのデューティは45％〜55％としてください。
OSC1 外部クロック入力
OSC2 オープン
図5.6 外部クロックを入力する場合の接続例
5.2 サブクロック発振器
サブクロック発振器のブロック図を図5.7に示します。
X2
8MΩ
X1
【注】 抵抗値は参考値です。
図5.7 サブクロック発振器ブロック図
5.2.1 32.768kHz 水晶発振子を接続する方法
サブクロック分周器へクロックを供給するには、図5.8に示すように32.768kHzの水晶発振子を接続します。
図5.9に32.768kHz水晶発振子の等価回路を示します。
X1
X2 C1＝C2＝15pF（typ）
C1
C2
図5.8 32.768kHz水晶発振子の接続例
X1 X2
LS CS
CO
CO＝1.5pF（typ.）
RS＝14kΩ（typ.）
fW＝32.768kHz RS
【注】 定数の値は参考値です。
図5.9 32.768kHz水晶発振子の等価回路
5.2.2 サブクロックを使用しない場合の端子処理
サブクロックを必要としない場合には、図5.10に示すようにX1端子をVCLまたはVssに接続し、X2端子をオ ープンとしてください。
X1
VCL orVSS
X2 オープン
図5.10 サブクロックを必要としない場合の端子処理
5.3 プリスケーラ
5.3.1 プリスケーラ S
プリスケーラSは、システムクロック（φ）を入力クロックとする13ビットのカウンタで、分周した出力を内 蔵周辺モジュールの内部クロックとして使用します。リセット時、プリスケーラSはH'0000にイニシャライズさ れ、リセット解除後、カウントアップを開始します。スタンバイモード、サブアクティブモード、およびサブス リープモードでは、システムクロック発振器が停止するためプリスケーラSの動作も停止します。このとき、プ リスケーラSはH'0000にイニシャライズされます。CPUからはアクセスできません。
プリスケーラSの出力は、各種内蔵周辺機能で共用しており、分周比は各内蔵周辺機能で独立に設定できます。
なお、アクティブモードおよびスリープモードではプリスケーラSのクロック入力はSYSCR2のMA2〜MA0で 設定した分周比のシステムクロックとなります。
5.3.2 プリスケーラ W
プリスケーラWは32.768kHzを4分周したクロックを入力とする5ビットのカウンタで、分周した出力はRTC の時計用タイムベース動作に使用します。リセット時、プリスケーラWはH'00にイニシャライズされ、リセッ ト解除後カウントアップを開始し、スタンバイモード、サブアクティブモード、サブスリープモードでも動作を 継続します。
5.4 使用上の注意事項
5.4.1 発振子に関する注意事項
発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考 に、ユーザ側での充分な評価を実施してご使用願います。発振回路の回路定数は発振子、実装回路の浮遊容量な どにより異なるため、発振子メーカと充分ご相談の上決定してください。発振端子に印加される電圧が最大定格 を超えないような設計を行ってください。
5.4.2 ボード設計上の注意事項
水晶発振子（セラミック発振子）を使用する場合は、発振子および負荷容量をできるだけOSC1、OSC2端子の 近くに配置してください。また、発振回路の近くには他の信号線を通過させないでください（図5.11）。誘導に より正しい発振ができなくなる場合があります。
OSC1
OSC2
C1
C2
信号A 信号B 禁止
図5.11 発振回路のボード設計に関する注意事項